[发明专利]一种调整频率的方法和设备有效
申请号: | 201611036244.0 | 申请日: | 2016-11-22 |
公开(公告)号: | CN108089484B | 公开(公告)日: | 2020-07-21 |
发明(设计)人: | 李刚 | 申请(专利权)人: | 电信科学技术研究院 |
主分类号: | G05B19/042 | 分类号: | G05B19/042 |
代理公司: | 北京同达信恒知识产权代理有限公司 11291 | 代理人: | 张恺宁 |
地址: | 100191*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 调整 频率 方法 设备 | ||
本发明实施例涉及电子技术领域,特别涉及一种调整频率的方法和设备,用以解决现有技术中设置DSP芯片都工作在最大时钟频率,从而限制了DSP芯片的性能问题。本发明实施例频率调整电路对检测电路的时钟频率进行调整,并根据调整结果对DSP主电路的时钟频率进行提升,由于所述检测电路中包括与所述DSP主电路的关键路径相同的路径,所以根据对检测电路的时钟频率的调整结果可以对DSP主电路的时钟频率进行提升,使得DSP芯片的时钟频率可以超过最大时钟频率,从而提高了DSP芯片的性能。
技术领域
本发明涉及电子技术领域,特别涉及一种调整频率的方法和设备。
背景技术
DSP(digital signal processor,数字信号处理器)是一种独特的微处理器,是以数字信号来处理大量信息的器件,其主要应用是实时快速地实现各种数字信号处理算法。它的强大数据处理能力和高运行速度,是两大特色。
DSP的性能主要有下面两个因素决定:
(1)指令集的能力:
(2)每一条指令的平均执行时间。这一点又可以进一步分为两点:
每条指令所需的CPI(Cycles Per Instruction,平均执行周期);
最大时钟频率,这是由关键路径决定的。
目前的DSP芯片基本采用CMOS(Complementary Metal OxideSemiconductor,互补金属氧化物半导体)工艺制造,其内部电路延迟的变化主要受工艺参数和温度的影响。与双极性晶体管不同,在不同的芯片之间及在不同的生产批次之间,CMOS工艺参数变化很大,造成CMOS电路延迟差异很大。此外,温度对CMOS芯片的时钟频率也有直接影响。在现代CMOS技术中,由于和温度的变化,门延迟时间的波动范围为其值的1~2倍。
由于无法预知最终制造出的DSP芯片会处在哪个工艺参数条件下,也无法预知DSP芯片的实际工作温度。因此在现有方案中,都是按照最大时钟频率为目标来设计电路,同时需要保证该DSP芯片在所有可能的工艺参数和温度下都可以正常工作。
实际制造出的DSP芯片受工艺参数和温度两个因素的直接影响。但是最终的DSP芯片并不一定总处在最差的工艺参数条件或者最差温度条件下工作,有很大部分的芯片是可以工作在更高频率下。目前方案中让所有DSP芯片都工作在最大时钟频率的方式,并没有充分发挥大部分DSP芯片的性能。
综上所述,目前设置DSP芯片都工作在最大时钟频率,从而限制了DSP芯片的性能。
发明内容
本发明提供一种调整频率的方法和设备,用以解决现有技术中设置DSP芯片都工作在最大时钟频率,从而限制了DSP芯片的性能问题。
本发明实施例提供的一种调整频率的方法,该方法包括:
频率调整电路确定满足频率提升条件;
所述频率调整电路对检测电路的时钟频率进行调整,并根据调整结果对DSP主电路的时钟频率进行提升;
其中,所述检测电路中包括与所述DSP主电路的关键路径相同的路径,对所述检测电路和所述DSP主电路的时钟频率进行提升之前所述检测电路的时钟频率不小于所述DSP主电路的时钟频率。
可选的,所述频率调整电路对检测电路的时钟频率进行调整,并根据调整结果对DSP主电路的时钟频率进行提升,包括:
所述频率调整电路按照提升步长值提高所述检测电路的时钟频率,在每次提高所述检测电路的时钟频率后都对检测电路的输出信号进行监测;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电信科学技术研究院,未经电信科学技术研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611036244.0/2.html,转载请声明来源钻瓜专利网。