[发明专利]一种8051处理器实现多核互联SOC

说明书

本发明涉及工控领域的单片机，尤其涉及芯片SOC。本发明所要解决的技术问题在于提供一种能够实现8051处理器多核互联的SOC芯片，能够在保证处理效率的同时适用工业环境多任务并行处理的要求，并从设计上节约功耗。本发明包括两个以上的8051CPU，buffer SRAM，Jtag调试口，Jtag controller以及N个SPI；每个CPU有相应的外设和加速部件，每个CPU之间是相互独立的可以并行处理多个任务；CPU之间可以通过buffer SRAM模块进行互相通讯；Jtag调试口用来调试CPU；每个CPU通过Jtag controller对SPI进行读写操作。

技术领域

本发明涉及工控领域的单片机，尤其涉及芯片SOC。

背景技术

随着半导体以及电子技术的进一步发展，在SOC芯片上集成的工程块越来越多，这就使得芯片SOC越来愈多的应用于工控领域的单片机，但是由于工业环境的复杂性、工业要求及时性以及效率性，对于芯片SOC的要求越来越严格。现有技术的芯片，在任务处理的数量以及功耗的消耗上难以达到平衡。一些功耗小的芯片，只能处理单个简单的任务，而用于复杂工业环境能实现繁杂功能的芯片，功耗特别大。

发明内容

本发明所要解决的技术问题在于提供一种能够实现8051处理器多核互联的SOC芯片，能够在保证处理效率的同时适用工业环境多任务并行处理的要求，并从设计上节约功耗。本发明包括两个以上的8051CPU，buffer SRAM，Jtag调试口，Jtag controller以及N个SPI；每个CPU有相应的外设和加速部件，每个CPU之间是相互独立的可以并行处理多个任务；CPU之间可以通过buffer SRAM模块进行互相通讯；Jtag调试口用来调试CPU；每个CPU通过Jtag controller对SPI进行读写操作。

与现有技术相比，本发明的优点在于：

本发明中的多个CPU之间既可以单独进行单项工作，也可以通过buffer SRAM进行通讯，进行多个并行互通的任务。

本发明可以根据需要调整CPU的工作状态，每个CPU之间可以相互控制其他CPU的处理器时钟，以达到节省功耗的目的。

附图说明

附图1为SOC架构图。

具体实施方式

下面结合附图和具体实施方式对本发明做进一步的详细描述。在本实施例中，一种8051处理器实现多核互联的SOC包括以下几方面：两个以上的8051CPU，一个bufferSRAM，一个Jtag调试口以及一个Jtag controller，N个SPI；每个CPU有相应的外设和加速部件，每个CPU之间是相互独立的可以并行处理多个任务；CPU之间可以通过buffer SRAM模块进行互相通讯；Jtag调试口用来调试CPU；每个CPU通过Jtag controller对SPI进行读写操作。

其中每个CPU可以配置不同的code SRAM和data SRAM。8051CPU的程序存放在codeSRAM中。该code SRAM是可以读写，可以存放data。每个CPU有自己独有的外设和加速部件。CPU可以通过这些外设连接外部设备。CPU可以通过加速部件对某些应用加速处理，以提高处理性能。

这些CPU之间可以通过Buffer SRAM模块互相通讯。在CPU访问Buffer SRAM之前，该CPU先读取Buffer SRAM的状态，假如该Buffer SRAM被其他处理器占用，则等待该BufferSRAM被其它处理释放。否则，该CPU可以对Buffer SRAM进行读写操作。

这些处理器可以通过统一的Jtag口调试，也可以通过Jtag controller对SPI进行读写操作。