[发明专利]一种8051处理器实现多核互联SOC在审
| 申请号： | 201610998510.1 | 申请日： | 2016-11-12 |
| 公开（公告）号： | CN108073543A | 公开（公告）日： | 2018-05-25 |
| 发明（设计）人： | 王洪;刘华平 | 申请（专利权）人： | 北京迪文科技有限公司 |
| 主分类号： | G06F15/163 | 分类号： | G06F15/163;G06F1/32 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 100086 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 并行处理 多核 互联 处理器实现 处理效率 读写操作 工控领域 工业环境 互相通讯 加速部件 单片机 处理器 功耗 外设 调试 芯片 节约 保证 | ||
【权利要求书】：
1.一种8051处理器实现多核互联的SOC，其特征在于，包括以下内容：两个以上的8051CPU，buffer SRAM，Jtag调试口，Jtag controller以及N个SPI。
2.如权利要求1所述的一种8051处理器实现多核互联的SOC，其特征在于，SOC包括但不限于两个以上的8051CPU。
3.如权利要求1所述的一种8051处理器实现多核互联的SOC，其特征在于，每个芯片都有相应的外设和加速部件，芯片可以独立的进行工作，并且每个CPU可以根据自身的状况选择是否加速处理。
4.如权利要求1所述的一种8051处理器实现多核互联的SOC，其特征在于，buffer SRAM用于CPU之间进行互相通讯。
5.如权利要求1所述的一种8051处理器实现多核互联的SOC，其特征在于，CPU可以通过Jtag controller对SPI进行读写操作。
6.如权利要求4要求的一种8051处理器实现多核互联的SOC，其特征在于，其通讯通过如下方式实现：在CPU访问Buffer SRAM之前，该CPU先读取Buffer SRAM的状态，假如该Buffer SRAM被其他处理器占用，则等待该Buffer SRAM被其它处理释放。否则，该CPU可以对Buffer SRAM进行读写操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京迪文科技有限公司，未经北京迪文科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201610998510.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种科技研究用大数据过滤仪
- 下一篇：处理器间共享内存实现方法
