[发明专利]基于片上网络方法的用于存储器库的织物互连

说明书

本文所公开的实施例总体上涉及将片上网络架构用于包含易失性和非易失性两者的固态存储器结构，其提供经由路由器对存储器存储区块的访问。从而，数据可以作为芯片上的数据包被发送到存储器存储区块和/或从存储器存储区块发送。片上网络架构还可以被用来互连铺展在裸芯上的无限数目的存储器元矩阵，从而允许矩阵之间的降低的延迟、选择性功率控制、在无显著的延迟惩罚的情况下的无限的存储器密度增长、以及降低寄生电容和电阻。其他优点可以包含改善的信号完整性、可实施存储器阵列的较大的可用裸芯面积、以及较高的运行频率。

技术领域

本文公开的实施例总体上涉及数据存储系统，并且更特别地，涉及一种存储器装置，其利用片上网络(Network-on-Chip)架构以互连存储器子阵列、矩阵、阵列、子库，和/或库。

背景技术

计算机的大脑皮层是磁性记录装置，其典型地可以包含旋转磁性介质或固态介质装置。目前存在各种不同的存储器技术，用于在计算机系统中存储信息。

近些年，存在对较高密度装置的需求，其保持每位(bit)相对低的成本，以用于高容量存储应用。目前总体上支配计算产业的存储器技术是DRAM和NAND闪存；然而，这些存储器技术可能无法满足下一代计算系统的当下和未来的容量需求。

现有的非易失性存储器库架构采用经典的织物路由(fabric routing)方法，其已经被广泛用于SRAM，DRAM，FLASH，MRAM，PCM，以及ReRAM，以及HMC存储器库。此经典方法限制了能够包含在单个裸芯中的存储器元的量，也限制了对同一存储器库的带宽和访问点的量。

传统地，存储器库被构造并组织为包含子库的阵列的库。每个子库可以包括多个矩阵(MAT)。每个MAT可以由四个或更多个子阵列以及预解码逻辑装置构成。从而，可以使用H树路由垂直地和水平地跨过裸芯，以路由子阵列的I/O。然而，大概70％的面积用来互连子阵列；因此，存储器的表面积的大部分是逻辑互连，而非存储器。因此，现有存储器库架构的最大局限是路由整个存储器所需的引线的量。过多的引线是从SRAM到DRAM的现有存储器库中的延迟的主要原因。鉴于传统存储器库的物理局限，子阵列共用字线以写入和读取。因此，每个库在给定时间仅能访问一个子阵列。在这样的局限的情况下，由于实施附加的接口的复杂性和成本，可能只有一个物理访问接口。

因此，本领域对改善的存储器装置存在需求，其利用改善的架构并且允许并行地访问任意给定的子阵列。此外，本领域对用于路由存储器库的改善的方法存在需求，其不采用大部分的裸芯来路由。

发明内容

本文公开的实施例总体上涉及将片上网络架构用于固态存储器结构(易失性和非易失性两者)，其经由路由器提供对存储器存储区块的访问。从而，数据可以作为芯片上的数据包，被发送到存储器存储区块和/或从存储器存储区块发送。片上网络架构还可以被用于互连铺展(spread)在裸芯上的无限数量的存储器元矩阵，从而允许矩阵之间的降低的延迟、选择性功率控制、没有显著的延迟惩罚的情况下的无限的存储器密度增长、以及降低的寄生电容和电阻。其他优点可以包含改善的信号完整性、实施存储器阵列的较大的可用裸芯面积、以及较高的运行频率。

在一个实施例中，公开了一种存储器装置。存储器装置可以包含多个结点。每个结点可以包含路由器，多个链路，所述多个链路使用片上网络架构将每个路由器与多个结点中的每一个互连，以及至少一个存储器阵列。路由器可以包含多个先进先出装置(FIFO)、数据包切换逻辑装置、以及至少一个聚合器。每个FIFO可以允许跨过多个通道的时钟域的单独中断。聚合器可以工作地与数据包切换逻辑装置连接。至少一个存储器阵列可以经由链路与路由器工作地连接。可以经由路由器访问每个存储器阵列。