[发明专利]支持端序不可知SIMD指令的处理器和方法

说明书

技术领域

在一个方面中，以下公开涉及微处理器微架构，在更具体的方面中，涉及微处理器存储器存取。更具体地，设备、系统和方法涉及一种与数据处于小端序格式还是大端序(endian)格式无关的更好的管理数据的。具体地，设备、系统和方法提供单个加载指令和单个存储指令，而与由该单个加载指令加载的或由该单个存储指令存储的数据中编码的数据元素尺寸无关。

背景技术

在处理器架构和处理器架构的实施中，术语“端序”指的是计算机的存储器中数据的排序。具体地，“端序”指的是多分量数据元素的分量元素在存储器中储存的相对顺序。在许多实施中，各分量是字节，并且多分量数据元素是四字节或更大的数据元素。通常有两种类型的“端序”：大和小。大端序意味着被存储的值的最高有效部分存储在最低(最小)存储器地址中。相反，小端序意味着被存储的值的最低有效部分存储在最高(最大)存储器地址中。例如，从字节寻址存储器中的地址A开始，大端序机器中的4字节值0A0B0C0Dh(十六进制)会在地址A处存储0A，在地址A+1处存储0B，在地址A+2处存储0C并且在地址A+3处存储0D。相反，小端序机器会在地址A处存储值0D，以此类推。虽然指令和数据存取这两者必须遵守数据的储存与检索之间的端序规则，但存储器中指令的布局更有可能是编译器自动化的，而数据的储存可以由编程器较直接地控制，由此遵守合适的端序对于数据存取可能更受到关注。

通常使用大和小端序机器这两者。网络字节顺序是大端序。一些处理器架构仅是大端序的，而一些仅是小端序的。一些处理器架构允许任一种。MIPS精简指令集计算(RISC)架构是这种架构的示例。

发明内容

提供该发明内容，以以简化形式介绍概念的选择，下面在具体实施方式中进一步描述概念。该发明内容不旨在标识所要求保护主题的关键特征或基本特征，也不旨在用于限制所要求保护主题的范围。

在一个方面中，本公开涉及一种系统(例如，被实施为处理器、多处理器系统中的处理器内核、在物理处理资源上执行的虚拟内核等)，该系统可以根据大端序或小端序规则来操作，并且利用寄存器内容执行从存储器到寄存器的加载操作和从寄存器到存储器的存储操作，该寄存器内容基于系统的当前端序模式而变化。这种系统可以针对不同尺寸的元素，诸如128或更大位宽的寄存器中的字节、半字、字、和双字长的元素)支持对寄存器的单指令多数据(SIMD)操作。该系统加载和存储数据和/或指令，而对所加载或存储的元素的尺寸不敏感，但对端序模式(也称为“端序性”)敏感。因为寄存器内容基于端序模式而变化，所以至少一些SIMD操作对端序模式和操作的元素尺寸这两者都敏感。

这种系统可以借助根据指令集架构(ISA)确定的指令来控制。根据公开的一些方面，ISA包括加载指令和存储指令，为了对数据进行SIMD操作的目的，其可以用于从存储器加载数据和将数据存储到存储器。这些加载指令和存储指令不具有对要对这种数据执行的SIMD操作的元素尺寸敏感的变量。根据公开的一些方面，ISA包括对固定寄存器尺寸内的不同元素尺寸操作的算术操作(例如，128位寄存器中的四倍长字乘法)。这些指令指定数据元素尺寸，并且最终执行该指令的执行单元使用端序模式的指示来确定在源寄存器内何处找到用于执行该指令的特定元素。根据本公开，ISA还可以提供搜索寄存器内所指定的字节值的首次出现的指令。被设置以执行这种指令的执行单元还对端序模式敏感，使得可以标识和实施对寄存器的正确搜索顺序。

附图说明

图1描绘了字节寻址存储器位置的组织，其中示出了存储器到寄存器21的小端序映射；

图2描绘了从图1的存储器到寄存器中的位置的小端序(LE)映射的现有技术示例，使得最低有效字节存储在字节的起始(右手侧)，并且越来越有效的字节存储在连续位置中，图2还描绘了字节、半字、字等的阵列中元素的不同尺寸，其中示出了存储器到寄存器28的大端序映射；

图3描绘了根据不同尺寸的元素(诸如字节、半字、字、双字)从存储器到寄存器的大端序(BE)映射；

图4描绘了针对加载指令对于BE和LE这两者的操作的示例，加载指令可以用于加载SIMD操作中要使用的数据，但不指定从存储器加载到所描绘的寄存器中的元素的尺寸；

图5描绘了可以实施这里的公开的系统的一部分的框图；

图6描绘了对正在操作的寄存器的端序和寄存器中的元素的尺寸这两者敏感的SIMD处理逻辑的示例；

图7描绘了可以由根据本公开的系统实施的示例性处理；