[发明专利]支持端序不可知SIMD指令的处理器和方法

权利要求书

1.一种处理器系统，该处理器系统包括：

寄存器；以及

加载存储单元LSU，该LSU被配置成将数据从存储器加载到所述寄存器中，其中，当在小端序模式下，来自依次增大的存储器地址的字节从所述寄存器的第一端到所述寄存器的第二端以对应的依次增大的字节存储器地址的顺序加载，并且其中，当在大端序模式下，来自依次增大的存储器地址的字节从所述寄存器的所述第二端到所述寄存器的所述第一端以对应的依次增大的存储器地址的顺序加载。

2.根据权利要求1所述的处理器系统，其中，字节作为数据元素存储在所述寄存器中，其中，所述数据元素根据包括字节、半字、字、双字和四倍长字的组中的一项来制定尺寸。

3.根据权利要求2所述的处理器系统，其中，所述寄存器是第一源寄存器并且还包括：

算术逻辑单元ALU，该ALU被配置成使用来自所述第一源寄存器和第二源寄存器的数据来执行指令，其中，当执行来自加法、减法和乘法的组的一个或更多个操作时，与所述系统以大端序模式操作还是以小端序模式操作无关，从所述第一源寄存器和所述第二源寄存器输入到所述ALU的各个数据元素内的位不被重排序。

4.根据权利要求3所述的处理器系统，其中，所述指令是单指令多数据SIMD指令。

5.根据权利要求3所述的处理器系统，所述处理器系统还包括：

输入重排序逻辑，该输入重排序逻辑被配置成至少部分地基于所述处理器系统是以大端序模式还是以小端序模式操作，在来自所述第一源寄存器的数据被输入到所述ALU之前，重排列来自所述第一源寄存器的位的顺序。

6.根据权利要求5所述的处理器系统，其中，所述SIMD指令代表在四个数据元素字对上操作的四个指令，其中，字数据元素对i[3]和i[7]一起处理，字数据元素对i[2]和i[6]一起处理，字数据元素对i[1]和i[5]一起处理，并且字数据元素对i[0]和i[4]一起处理。

7.根据权利要求6所述的处理器系统，其中，所述数据元素对在多个ALU中并行处理。

8.根据权利要求2所述的处理器系统，所述处理器系统还包括：

单个加载指令，该单个加载指令被配置成使所述LSU从存储器向所述寄存器加载具有数据元素的数据而与所述数据元素的尺寸无关。

9.根据权利要求3所述的处理器系统，所述处理器系统还包括：

输出重排序逻辑，该输出重排序逻辑被配置成对齐由所述ALU计算得的输出值的字节。

10.根据权利要求1所述的处理器系统，其中，所述LSU被进一步配置成将在所述寄存器中存储的字节返回到原始存储器字节地址，所述寄存器中存储的所述字节是从所述原始存储器字节地址加载的。

11.根据权利要求1所述的处理器系统，所述处理器系统还包括：

搜索逻辑，该搜索逻辑被配置成以小端序模式针对字节值进行搜索，该搜索开始于所述寄存器的所述第一端，并且逐字节地针对所述字节值进行搜索，直到达到所述寄存器的所述第二端为止，并且其中，所述搜索逻辑被配置成以大端序模式针对字节值进行搜索，该搜索开始于所述寄存器的所述第二端，并且逐字节地针对所述字节值进行搜索，直到达到所述寄存器的所述第一端为止。

12.一种处理器系统，该处理器系统包括：

加载存储单元LSU，该LSU被配置成执行加载指令和存储指令，以存取在存储器中的包括多个不同数据元素的数据，其中，所述加载指令和存储指令不对所述多个不同数据元素的尺寸进行区分；以及

寄存器堆，该寄存器堆被配置成响应于加载指令来接收数据并且响应于存储指令来提供要存储到存储器的数据，其中，寄存器的内容根据该寄存器是以大端序模式加载的还是以小端序模式加载的而不同。

13.根据权利要求12所述的处理器系统，该处理器系统还包括：

执行单元，该执行单元被配置成对一个或更多个源寄存器执行单指令多数据SIMD操作，并且被配置成在一个或更多个目的地寄存器中存储所述操作的结果，其中，所述执行单元接收端序模式的指示以标识特定数据元素在所述一个或更多个源寄存器内所位于的位置。