[发明专利]一种LDPC编码方法

说明书

本发明提供了一种LDPC编码方法，包括以下步骤：设计用于进行LDPC编码的LDPC编码矩阵；初始化编码存储器RAM，将串行输入的信息比特部分与编码矩阵的每一列的列矩阵信息分别依次进行运算，所得运算结果寄存于编码存储器用于输出校验比特部分；其中，编码存储器的数量由以编码矩阵的最大列重N来确定，设计LDPC编码矩阵，包括：编码矩阵以L列为单位，分为若干个子列矩阵；子列矩阵中第一列矩阵信息由LDPC码表给出，后续相邻列矩阵信息由第一列矩阵信息通过预设推算方式得出，本方法能使LDPC编码器的存储空间尽可能小，又不至于使设计难度太大，还能兼顾到不同码字的通用性。

技术领域

本发明属于信道编码技术领域，尤其涉及一种LDPC编码方法。

背景技术

LDPC(Low Density Parity Check Code，低密度奇偶校验码)编码技术是近年信道编码领域的研究热点，目前已广泛应用于卫星通信、光纤通信、移动通信、数字广播通信等领域。LDPC码的优点在于接近香农极限、结构灵活、更低的误码平层；但缺点是硬件资源需求较大，尤其较长的码字才能体现性能上的优势，导致编码更复杂，需求的硬件资源更大；如果单纯从节省资源的角度设计编码器，又会使编码器的控制变得复杂或者带来过大的处理延时。

以目前一种数字广播系统采用的(38880,25920)LDPC编码为例，信息位为38880比特，校验位为25920比特。在例如利用RTL(Resistor Transistor Logic)方式实现时，如果按照全并行处理的方式编码，需要的存储单元为38880*25920比特的矩阵。如此大的存储容量需求对于LDPC编码器的小型化、低功耗都非常不利；而为了节约存储空间，也可以仅采用1*25920的存储单元，但是相应的寻址操作会变得相当复杂，处理延时也会大大增加，给实现快速可靠LDPC编码带来很大困难。另外，由于LDPC码字还具有一定的“非规律”特性，即相当部分的码字不能通过运算获得，使得LDPC编码器的实现结构与码字的构造结构密切相关，从而更换码表很可能导致整个LDPC编码器设计推到重来。

综上，在进行LDPC编码时，如果能找到一种方法既能使LDPC编码器的存储空间尽可能小，又不至于使设计难度太大，还能兼顾到不同码字的通用性——更换码字不至于使整个设计推倒重来，则该方法不失为一种具有显著进步的LDPC编码器设计方法。

发明内容

本发明的目的旨在提供一种LDPC编码方法，能够使得存储空间尽可能小，又不至于使设计难度太大，还能兼顾到不同码字的通用性。

依据上述目的，实施本发明的一种LDPC编码方法，包括以下步骤：设计用于进行LDPC编码的LDPC编码矩阵；初始化编码存储器RAM，将串行输入的信息比特部分与编码矩阵的每一列的列矩阵信息分别依次进行运算，所得运算结果寄存于编码存储器用于输出校验比特部分；其中，所述编码存储器的数量由以所述编码矩阵的最大列重N来确定，设计所述LDPC编码矩阵，包括：所述编码矩阵以L列为单位，分为若干个子列矩阵；子列矩阵中第一列矩阵信息由LDPC码表给出，后续相邻列矩阵信息由第一列矩阵信息通过预设推算方式得出。

进一步地，根据本发明的LDPC编码方法，还具有这样的特征，其中，设计所述LDPC码表，包括：所述LDPC码表由i行地址信息组成，该地址信息给出LDPC编码矩阵第(i-1)*L+1列中1的位置索引。

进一步地，根据本发明的LDPC编码方法，还具有这样的特征，其中，预设推算方式为：

An为从码表读出的第1列矩阵信息；

Am为由An推算得出的后续相邻列中列矩阵信息即“1”的位置索引；

M为检验比特部分长度；

L为所述编码矩阵中子矩阵的大小即所述子列矩阵的预定列长度；

m是子列矩阵中列序号减1，即m＝1，…，L-1；