[发明专利]移位寄存器以及包括该移位寄存器的显示设备

说明书

公开了移位寄存器以及包括该移位寄存器的显示设备。该移位寄存器包括：第一级，所述第一级将所述选通脉冲与第一Q节点的电压对应地依次输出至像素阵列的第一选通线和第二选通线；以及第二级，所述第二级将所述选通脉冲与第二Q节点的电压对应地依次输出至所述像素阵列的第三选通线和第四选通线。所述第一级包括：起始控制器，所述起始控制器利用所述第一Q节点的电压充电；第一上拉晶体管，所述第一上拉晶体管响应于第一选通时钟和所述第一Q节点的电压而增加第一输出端子的电压；以及第二上拉晶体管，所述第二上拉晶体管响应于第二选通时钟和所述第一Q节点的电压而增加第二输出端子的电压。

技术领域

本公开涉及移位寄存器以及包括该移位寄存器的、能够减小边框尺寸的显示设备。

背景技术

显示设备被配置为使得数据线和选通线布置为按直角彼此交叉并且像素按矩阵形式排列。视频数据电压被供应至数据线，并且选通脉冲被连续地供应至选通线。视频数据电压被供应至供应有选通脉冲的显示线的像素，并且所有显示线通过选通脉冲被连续地扫描并且显示视频数据。

平板显示器的用于向选通线供应选通脉冲的选通驱动电路通常包括多个选通驱动器集成电路(IC)。每个选通驱动器IC基本上包括用于依次输出选通脉冲的移位寄存器。每个选通驱动器IC还可以包括多个输出缓冲器和用于基于显示面板的驱动特性控制移位寄存器的输出电压的多个电路。

在显示设备中，生成扫描信号(即，选通脉冲)的选通驱动器可以被实现为板内选通(GIP)型选通驱动器，该GIP型选通驱动器被配置为显示面板的边框区域(即，非显示区域)中的薄膜晶体管的组合。GIP型选通驱动器包括与选通线的数目对应的级，并且与选通线分别对应的级向选通线输出选通脉冲。因此，因为在选通驱动器中需要的级的数目与选通线的数目相同，所以GIP结构导致边框区域的尺寸增大。

发明内容

在一个方面，提供了一种将选通脉冲依次输出至像素阵列的选通线的移位寄存器，该移位寄存器包括：第一级，所述第一级被配置为将所述选通脉冲与第一Q节点的电压对应地依次输出至所述像素阵列的第一选通线和第二选通线；以及第二级，所述第二级被配置为将所述选通脉冲与第二Q节点的电压对应地依次输出至所述像素阵列的第三选通线和第四选通线，其中，所述第一级包括：起始控制器，所述起始控制器利用所述第一Q节点的电压充电；第一上拉晶体管，所述第一上拉晶体管被配置为响应于第一选通时钟和所述第一Q节点的电压而增加第一输出端子的电压；第二上拉晶体管，所述第二上拉晶体管被配置为响应于第二选通时钟和所述第一Q节点的电压而增加第二输出端子的电压；以及补偿晶体管，所述补偿晶体管被配置为将所述第二Q节点的电压用作选通电压来对所述第二选通时钟进行放电。

在另一方面，提供了一种显示设备，该显示设备包括：像素阵列，所述像素阵列被布置在显示区域中；移位寄存器，所述移位寄存器位于所述像素阵列外部，并且被配置为将选通脉冲依次输出至所述像素阵列的选通线；以及数据驱动器，所述数据驱动器被配置为与所述选通脉冲同步地输出数据电压，其中，所述移位寄存器包括：第一级，所述第一级被配置为将所述选通脉冲与第一Q节点的电压对应地依次输出至所述像素阵列的第一选通线和第二选通线；以及第二级，所述第二级被配置为将所述选通脉冲与第二Q节点的电压对应地依次输出至所述像素阵列的第三选通线和第四选通线，其中，所述第一级包括：起始控制器，所述起始控制器利用所述第一Q节点的电压充电；第一上拉晶体管，所述第一上拉晶体管被配置为响应于第一选通时钟和所述第一Q节点的电压而增加第一输出端子的电压；第二上拉晶体管，所述第二上拉晶体管被配置为响应于第二选通时钟和所述第一Q节点的电压而增加第二输出端子的电压；以及补偿晶体管，所述补偿晶体管被配置为将所述第二Q节点的电压用作选通电压来对所述第二选通时钟进行放电。

附图说明

附图被包括进来以提供对本发明的进一步理解，并被并入且构成本说明书的一部分，附图例示了本发明的实施方式，并且与本说明书一起用于解释本发明的原理。在附图中：

图1例示了根据本发明的实施方式的显示设备的配置；