[发明专利]一种多总线数据记录与回放装置及方法有效
申请号: | 201610697536.2 | 申请日: | 2016-08-19 |
公开(公告)号: | CN106326155B | 公开(公告)日: | 2019-09-27 |
发明(设计)人: | 张展鹏;吴松;邹卫军;王超尘;徐松;何莉君 | 申请(专利权)人: | 南京理工大学 |
主分类号: | G06F13/16 | 分类号: | G06F13/16;G06F3/06;G06F11/10;G06F13/42 |
代理公司: | 南京理工大学专利中心 32203 | 代理人: | 薛云燕 |
地址: | 210094 *** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 多总线 输入输出模块 数据处理模块 数据存储模块 数据回放系统 数据记录系统 回放装置 数据记录 总线数据 回放 记录 数据记录装置 存储控制器 以太网总线 存储器 存储协议 单独数据 电源模块 高可靠性 记录数据 开发周期 数据存储 数据检索 指示电路 总线系统 高效率 上位机 采集 | ||
本发明公开了一种多总线数据记录与回放装置及方法,该装置分为数据记录系统和数据回放系统两部分,数据记录系统包括总线数据输入输出模块、数据处理模块、数据存储模块、电源模块及指示电路,数据回放系统包括数据记录装置和上位机。其中数据处理模块对总线数据输入输出模块采集的数据进行处理,使其符合存储协议的格式,并将数据传向下一级;数据存储模块包括存储控制器和存储器,完成记录阶段的数据存储和回放阶段的数据检索等功能。本发明支持RS485总线,CAN总线,以太网总线和FlexRay总线四种总线系统的单独数据记录或多总线同时记录,并可实现已记录数据的回放,具有成本低,开发周期短,高可靠性和高效率等优点。
技术领域
本发明涉及数据记录与回放技术领域,特别是一种多总线数据记录与回放装置及方法。
背景技术
随着电子技术的迅速发展,嵌入式系统的复杂程度越来越高,数据通信量不断增大,总线类型也不再单一,同时,总线上的数据信息对系统的正常运行至关重要,通过对总线数据的分析可以很方便的掌握系统的运行状况。做好对总线数据的记录分析,将在系统调试、故障诊断、故障定位、缩短维修时间等方面具有很大的意义,尤其在故障定位、缩短维修时间等方面,具有很重要的实际意义。另一方面,系统在研发阶段会出现各种故障,但某些故障的出现频率很低,如果等这些故障重现,需要很长的时间,会大大增加故障排除的时间,但是如果记录的数据可以进行回放,就可以将记录阶段出现的故障人为的复现,增大排除故障的几率,缩短开发周期。因此,解决各类总线的数据记录与回放成为关键技术。
目前,国内的大部分数据记录系统是针对单个总线而设计的,但同一个系统上具有多种不同总线系统的情况变得越来越常见,由于不同数据总线采用的协议、接口、传输介质不尽相同,单一的总线系统已经不能满足对同一个系统的总线数据进行同时记录的要求。且现阶段的总线记录仪普遍使用FPGA和DSP等高成本的解决方法,这些高成本的解决方案不适用于开发成本较低的系统。如果在原有的解决方案中仅将核心处理器更换为成本较低,开发难度小的处理器,则不能适应现有总线系统数据记录的要求,尤其是在一个数据记录系统中含有多条总线同时记录的情形中,这种解决方案是不可取的。随着总线数据量的增加,总线数据传输速度的增加,单个处理器的每个环节都可能成为数据记录系统的瓶颈。
发明内容
本发明的目的在于提供一种成本低、开发周期短、可靠性强和效率高的多总线数据记录与回放装置及方法,以很好的记录RS485总线、CAN总线、以太网总线和FlexRay 总线四种总线系统上的数据,并进行回放。
实现本发明目的的技术解决方案为:一种多总线数据记录与回放装置,包括数据记录系统和数据回放系统,其中数据记录系统包括总线数据输入输出模块、数据处理模块、数据存储模块、电源模块及指示电路,数据回放系统包括数据记录装置和上位机;其中数据处理模块对总线数据输入输出模块采集的数据进行处理,使处理后的数据符合存储协议的格式,并将数据传向下一级;数据存储模块包括存储控制器和存储器,完成记录阶段的数据存储和回放阶段的数据检索功能;
数据记录阶段,数据存储器按照蛇形存储的方式进行数据的接收与存储,整个过程由数据处理模块控制,数据处理模块将需要存储的数据发送给当前激活的数据存储模块,数据存储模块接收并将数据暂存在存储器中,当数据处理模块发送给数据存储模块的数据达到2k字节后,激活下一个存储控制器,上一个被激活的存储控制器开始将数据从存储器中读出,并存入Flash相应的页中,当前激活的存储控制器开始接收暂存数据;
数据回放阶段,数据处理控制模块接收上位机的信息,并通知数据存储模块进行符合特征的数据的检索,数据存储模块将各自检索到的信息起始点回传给数据处理模块,数据处理模块进行数据起始点的判断,并通知各存储控制器正确的数据起始点,数据存储模块开始按照规定的顺序进行数据的传输,最终数据处理模块按照总线的原始时序将符合总线数据特征的原始数据进行回放。
进一步地,所述数据处理模块的主控制器选用32位ARM处理器STM32F407ZET6。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南京理工大学,未经南京理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610697536.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:液晶显示装置
- 下一篇:一种车库栏杆省时控制系统