[发明专利]用于∑-△调制器的内建自测试电路

说明书

一种用于∑‑△调制器的内建自测试(BIST)电路，与处理器和∑‑△调制器(SDM)连接并且包括求均值电路、参考信号发生器和比较器。求均值电路计算SDM输出信号的一组位信号之和在一段时间内的均值，并生成均值SDM信号。参考信号发生器基于SDM输入信号来生成参考SDM信号。比较器将均值SDM和参考SDM信号的电压电平与阈值进行比较，并且基于该比较而生成测试输出信号。

技术领域

本发明一般地涉及集成电路(IC)，并且更特别地涉及∑-△调制器电路的功能测试。

背景技术

半导体技术的改进已经引起了集成电路设计的复杂度的增加。而且，例如量化噪声、热噪声等噪声被引入复杂的集成电路内。∑-△调制器(SDM)可分别降低诸如数转换器(ADC)和锁相环路(PLL)之类的复杂电路的数字输出信号和振荡信号中的量化噪声和热噪声。因而，SDM已经成为ADC和PLL的主要构件。

PLL的操作是众所周知的。PLL包含鉴频鉴相器、压控振荡器(VCO)、除法器、环路滤波器和SDM。SDM接收作为SDM输入信号的PLL输入信号并提供SDM输出信号。除法器与SDM连接，并接收SDM输出信号。PLL在预定的频率下基于PLL输入信号和SDM输出信号来生成振荡信号，该预定频率处于预定的频率范围内。当由PLL生成的振荡信号处于与预定频率不相等的频率时，PLL可能会发生故障。一般地，当SDM运行不正确时，所生成的振荡信号将不会处于正确的频率。因此，要确保PLL的正确操作，必须要检查SDM的准确性，这能够通过用于对SDM执行功能测试的测试电路来完成。

一种测试SDM的方式是将测试电路连接至PLL(该PLL包含SDM)。测试电路可以是外部示波器或内部控制电路。测试电路接收振荡信号并检查振荡信号的频率是否在预定的频率范围内。当振荡信号的频率在预定的频率范围之外时，测试电路确定PLL没有正在正确地运行。但是，这种技术未能识别导致振动信号中的故障的PLL的构件。而且，测试电路测试VCO和环路滤波器，但未能测试SDM，即使SDM通常是振荡信号的频率的不准确性的部分原因。

一种用于克服上述问题的技术是使用BIST电路，该BIST电路包含数模转换器(DAC)和求均值电路(averaging circuit)。DAC与SDM连接，以接收SDM输出信号，并生成模拟的SDM输出信号。求均值电路接收模拟的SDM输出信号并生成模拟的SDM输出信号的平均值。BIST电路将模拟的SDM输出信号的平均值与SDM输入信号进行比较并生成SDM测试信号。当模拟的SDM输出信号的平均值与SDM输入信号匹配时，SDM测试信号指出SDM正在正确地运行。但是，当DAC接收SDM输出信号的速率小于生成SDM输出信号的速率时，BIST电路将会无法准确地接收SDM输出信号，这是所不希望的。而且，当DAC在与生成SDM输出信号的速率相等的速率下接收SDM输出信号时，DAC的功耗增加。DAC和求均值电路还会在SDM测试信号的生成中引入延迟并且增加BIST电路的复杂性和面积。

若具有用于测试SDM使得BIST电路在没有导致BIST电路的复杂性和功耗显著增加的情况下准确地读取SDM输出信号的BIST电路将会是有利的。

附图说明

下面关于本发明的优选实施例的详细描述在结合附图来阅读是将会更好理解。本发明借助于实例来说明，但并不受附图限制，在附图中相同的附图标记指示相同的元素。

图1是包含根据本发明的一种实施例的内建自测试(BIST)电路的集成电路(IC)的示意性框图；

图2是根据本发明的一种实施例的图1的BIST电路的参考信号发生器的高级示意性框图；

图3是根据本发明的一种实施例的图1的BIST电路的求均值电路的示意性框图；

图4是根据本发明的另一种实施例的图1的BIST电路的参考信号发生器的更详细的示意性框图；以及

图5是根据本发明的另一种实施例的图1的BIST电路的求均值电路的电路原理图。