[发明专利]一种低功耗高PSRR的带隙基准电路

说明书

技术领域

本发明涉及一种带隙基准电路，具体涉及一种低功耗高PSRR的带隙基准电路，属于电学技术领域。

背景技术

模拟集成电路的一个主要电路结构就是带隙基准源，广泛地用于模拟混合集成电路中，用以提供一个不依赖于电源电压和温度变化的稳定的直流电压。传统的带隙基准电压源(附图1)当中普遍地要使用到运算放大器，然而由于CMOS技术的低电压趋势，在深亚微米工艺下，晶体管的本征增益典型值大约为20-30dB，这将导致运算放大器的性能下降，无法满足带隙基准电路对其增益、带宽等的要求，降低了带隙基准电路的PSRR及其稳定性。因此，必须采用新的设计技术和电路结构来实现低压低功耗带隙基准源，以提高电路性能，获得良好的带隙性能；其他技术如高阶温度补偿等也可以用来提高带隙基准电压源的性能，然而这些技术的使用不可避免地会增加电路的功耗，这在低功耗应用中是无法容忍的，因此从功耗的角度看，低功耗带隙基准电压源更加受到人们的关注。

图1所示的是传统的带隙基准电路的电路图。在图1所示的电路中，由于运算放大器的使用，不仅增加了整体电路的核心面积，而且使其消耗的功率大大上升，很大程度上增加了带隙基准电路的功耗及电路设计的复杂性，同时，如果运算放大器的设计不合理，其非理想因素如失调等若无法得到很好的消除、抑制，将会严重影响到带隙基准的稳定性和精确性，甚至可能导致带隙基准电路功能的丧失。

发明内容

为解决现有技术的不足，本发明的目的在于提供一种低功耗、高PSRR的带隙基准电路。

为了实现上述目标，本发明采用如下的技术方案：

一种低功耗高PSRR的带隙基准电路，其特征在于，由无运放带隙核心电路、启动电路和负反馈控制环路组成，其中，

无运放带隙核心电路：用于实现电路核心功能，产生所需的带隙基准参考电压；

启动电路：用于完成带隙基准电路的启动，使带隙基准电路进入正常工作状态；

负反馈控制环路：用于控制、提高带隙基准电路的稳定性，消除运放的使用，减小功耗及芯片面积；

整个电路的工作过程是：电路上电，启动电路首先开始工作，开启无运放带隙核心电路，带隙基准电路产生参考电压，同时，负反馈控制环路抑制非理想因素对电路的恶性影响。

前述的低功耗高PSRR的带隙基准电路，其特征在于，前述无运放带隙核心电路主要由晶体管Q3、晶体管Q4、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5和电阻R6组成，前述晶体管为NPN型双极晶体管，前述电阻R6的阻值远远大于电阻R4及电阻R5，其中，

晶体管Q3的发射极与地相连，晶体管Q3的基极与电阻R2的一端、电阻R4的一端相连，晶体管Q3的集电极与电阻R4的另一端、电阻R6的一端相连；

晶体管Q4的发射极与电阻R5的一端相连，电阻R5的另一端与地相连，晶体管Q4的基极与电阻R6的另一端相连，晶体管Q4的集电极与电阻R3的一端相连，电阻R3的另一端与电阻R2的另一端相连，二者的连接节点与电阻R1的一端相连；

其中，晶体管Q3的基极为无运放带隙核心电路的第一钳位匹配端，其与负反馈控制环路的第一反馈检测输入端相连；晶体管Q4的集电极为无运放带隙核心电路的第二钳位匹配端，其与负反馈控制环路的第二反馈检测输入端相连；电阻R1的另一端为无运放带隙核心电路的输出端，其与带隙基准输出电压V_ref相连。

前述的低功耗高PSRR的带隙基准电路，其特征在于，前述启动电路主要由晶体管MP4、晶体管MP5、晶体管Q5、晶体管Q6、电阻R7、电阻R8和电阻R9组成，前述晶体管MP4、晶体管MP5为PMOS晶体管，前述晶体管Q5、晶体管Q6为NPN型双极晶体管，其中，

晶体管MP4的栅端与晶体管MP5的漏端、晶体管Q6的集电极相连，晶体管MP4的源端与电源电压相连，晶体管MP4的漏端与电阻R7的一端相连，电阻R7的另一端为启动电路的输出端，其与负反馈控制环路的启动输入端相连；

晶体管MP5的源端与电源电压相连，晶体管MP5的漏端与晶体管Q6的集电极相连，晶体管MP5的栅端为启动电路的开关端口，其与负反馈控制环路中晶体管MP2的栅端相连；

晶体管Q6的基极与晶体管Q5的集电极相连，晶体管Q6的发射极与地相连；

晶体管Q5的基极与电阻R8的一端、电阻R9的一端相连，晶体管Q5的集电极与电阻R8的另一端相连，晶体管Q5的发射极与地相连，电阻R9的另一端接电源电压。