[发明专利]一种半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法。

背景技术

随着便携式电子设备的高速发展(比如移动电话、数码相机、MP3播放器以及PDA等)，对于数据存储的要求越来越高。非易失闪存由于具有断电情况下仍能保存数据的特点，成为这些设备中最主要的存储部件，其中，由于闪存(flash memory)可以达到很高的芯片存储密度，而且没有引入新的材料，制造工艺兼容，因此，可以更容易更可靠的集成到拥有数字和模拟电路中。

NOR和NAND是现在市场上两种主要的非易失闪存技术，NOR闪存(Flash)器件属于非易失闪存的一种，其特点是芯片内执行，这样应用程序可以直接在Flash闪存内运行，不必再把代码读到系统RAM(随机存储器)中，从而使其具有较高的传输效率。

对于65nm制程的NOR闪存来说，其常规在工艺过程中遇到各种各样的问题，例如，问题一、NOR闪存遭遇到数据保持能力(data retention)问题，部分位(bit)的阈值电压随着储存时间(bank time)的增加而降低，影响数据保持能力(data retention)的主要原因是由于在围绕浮栅的氧化物层中的内在缺陷(intrinsic defects)诱导的陷阱态，其在工艺过程中形成；问题二、循环次数的问题，随着循环次数的增加擦除速度明显降低，循环次数减少是由于氧化物-多晶硅界面陷阱状态以及编程/擦除循环过程中氧化物中产生的陷阱。

因此，为解决上述技术问题，有必要提出一种新的半导体器件及其制造方法。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明一方面提供一种半导体器件的制造方法，所述方法包括：

提供半导体衬底，在所述半导体衬底上形成有隧穿氧化层；

在所述隧穿氧化层上依次形成第一缓冲层和浮栅层；

在所述浮栅层上依次形成第二缓冲层和栅间介电层；其中，

所述第一缓冲层和所述第二缓冲层具有比所述隧穿氧化层和所述栅间介电层底层氧化层更高的机械性能和电学耐力。

进一步，所述第一缓冲层和所述第二缓冲层的材料包括氮化硅。

进一步，使用低温喷射气相沉积法形成所述第一缓冲层和所述第二缓冲层。

进一步，所述第一缓冲层和所述第二缓冲层的厚度均在15～25埃范围内。

进一步，所述栅间介电层包括氧化物-氮化物-氧化物构成的ONO层。

进一步，所述隧穿氧化层的厚度范围为78～83埃，所述栅间介电层中的氮化物的厚度范围为35～45埃。

本发明另一方面还提供一种半导体器件，包括：

半导体衬底，在所述半导体衬底上形成有隧穿氧化层；

在所述隧穿氧化层上依次形成有第一缓冲层和浮栅层；

在所述浮栅层上依次形成有第二缓冲层和栅间介电层；其中，所述第一缓冲层和所述第二缓冲层具有比所述隧穿氧化层和所述栅间介电层底层氧化层更高的机械性能和电学耐力。

进一步，所述第一缓冲层和所述第二缓冲层的材料包括氮化硅。

进一步，所述第一缓冲层和所述第二缓冲层的厚度均在15～25埃范围内。

进一步，所述栅间介电层包括氧化物-氮化物-氧化物构成的ONO层。

综上所述，根据本发明的制造方法，通过在浮栅层和隧穿氧化层之间以及浮栅层和栅间介电层之间，分别增设第一缓冲层和第二缓冲层，以改善浮栅层周围材料的机械性能，进而减少内在缺陷的形成并改善了界面状态，由于第一缓冲层和第二缓冲层具有更高的电学耐力，因此抑制了循环工作过程中浮栅周围介电层陷阱的产生，进而最终改善了器件的数据保持能力和循环退化的问题，提高了器件的性能和可靠性。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1中示出了常规的NOR闪存的存储核心部分的剖视图；

图2示出了图1中结构的电子泄漏和陷阱机制的能带结构图；

图3为本发明的一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；

图4为本发明的一实施例中的半导体器件编程时的能带结构图；