[发明专利]传输线的阻抗匹配架构

说明书

本公开提供一种传输线的阻抗匹配架构，包括：至少二冗余导电段以及至少一接地导电段。前述的冗余导电段耦接在传输线的输入端与输出端之间，每一冗余导电段的第一端耦接到传输线，第二端与传输线分离，且不同冗余导电段彼此分离；每一个接地导电段设置在一个对应的冗余导电段的周围且与冗余导电段保持分离。其中，每一个冗余导电段各自配置于相对应的一个通孔内。采用本发明所提供的技术可以更容易的制造出具有良好阻抗匹配特性的电路。

技术领域

本发明涉及阻抗匹配的技术领域，特别涉及一种传输线的阻抗匹配架构。

背景技术

在数据传输持续高速化的现代，为了维持高速传输信号时的信号传输品质，必须于电路设计时确保整体特性阻抗的整合匹配。尤其是，在高频电路中，必须将特性阻抗(Characteristic Impedance)的全体整合性做好，使信号从原始端一路传输到目标端的特性阻抗值都相等，如此方能保证高频信号传输的精确性。

为了达到良好的特性阻抗匹配的效果，包括走线(trace)的宽度、不同走线之间的距离乃至于在多层印刷电路板(Multilayer Printed Circuit Board)中走线时所使用的通孔(Plating Hole)，包含贯孔(non-through hole)与贯穿孔(through hole)及设置于贯孔或贯穿孔中的导体结构，的特性都需要精密的设计。其中，每个通孔的特性，包括其衬垫(Pad)的大小和形状、通孔长度、通孔类型(贯穿孔、贯孔、盲孔(blind hole)或埋孔(buriedhole))、通孔中不做信号传输的冗余部分(stub)以及连接导线所在的电路板层数等，都会影响信号传递的品质。

在目前的设计中，一般都会使用盲孔、埋孔或者背面钻孔(back drill)的技术来减少不做信号传输的冗余部分所产生的信号反射。请参照图1A，当要利用贯穿孔制作出一个从电路板第一层L1到第四层L4的走线时，现有技术会将原本位于电路板第四层L4到第八层L8之间的冗余部分ST去除。然而，在利用背面钻孔的技术去除冗余部分ST的时候，很容易发生钻孔过度(如图1B所示)或钻孔不足(如图1C所示)的现象。当钻孔过度的时候，将会产生导线衔接不足的现象而影响高频特性阻抗；在另一方面，当钻孔不足的时候，将会造成局部的冗余部分的残留，进而同样影响高频特性阻抗。因此，在进行背面钻孔时需要十分精密的控制，否则就很容易出现不良品。这会使得高频电路在制作时所需的成本出现偏高的现象。

发明内容

有鉴于此，本发明提出一种传输线的阻抗匹配架构。其可制造出良好的特性阻抗匹配电路。

从一个方面来看，本发明提出的传输线的阻抗匹配架构包括：至少二冗余导电段以及至少一接地导电段。前述的冗余导电段耦接在传输线的输入端与输出端之间，每一冗余导电段的一端耦接到传输线，另一端与传输线分离，且不同的冗余导电段彼此分离；每一个接地导电段设置在一个对应的冗余导电段的周围且与冗余导电段保持分离。其中，每一个冗余导电段各自配置于相对应的一个通孔内。

在一个实施例中，前述的任一个冗余导电段的长度小于相对应的通孔的长度。

在一个实施例中，前述的每一个冗余导电段的第二端为开路。

在一个实施例中，前述的每一个冗余导电段的第二端接地。

在一个实施例中，由前述的传输线之中、介于输入端与输出端之间的部分以及冗余导电段所组合而得的阻抗，与输入端之前的阻抗相匹配。

在一个实施例中，由前述的传输线之中、介于输入端与输出端之间的部分以及冗余导电段所组合而得的阻抗，与输出端之后的阻抗相匹配。

在一个实施例中，传输线经过与某一个选定冗余导电段相对应的通孔中的其中一部分，而选定冗余导电段则设置于此通孔的其它一部分。

在一个实施例中，前述的阻抗匹配架构还包括一个接地线路。此接地线路电性耦接至前述的接地导电段，以使接地导电段接地。