[发明专利]一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法

说明书

本发明提供了一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法，具体包括：步骤S1：提供包括磁性隧道结多层膜的衬底；步骤S2：在衬底上依次形成Ta膜层和SiN膜层；步骤S3：图形化转移磁性隧道结图案到SiN膜层，使用光刻胶和有机抗反射层完成对磁性隧道结图案的图形化定义；步骤S4：采用CF₄干刻蚀SiN膜层转移磁性隧道结图案到Ta膜层；步骤S5：采用氧气干刻蚀除去残留的光刻胶和有机抗反射层；步骤S6：以SiN膜为掩模，采用CHF₃/N₂对SiN膜层和Ta膜层进行选择性刻蚀。可以用SiO₂膜层代替上述SiN膜层，步骤S6改为采用CHF₃/O₂对SiO₂膜层和Ta膜层进行选择性刻蚀。

技术领域

本发明涉及一种刻蚀硬掩模的方法，特别涉及一种反应离子束选择性刻蚀磁性隧道结(MTJ，Magnetic Tunnel Junction)双层硬掩模的方法，属于集成电路制造技术领域。

背景技术

近年来，采用磁性隧道结(MTJ)的磁电阻效应的磁性随机存储器(MRAM，MagneticRadom Access Memory)被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。

为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(STT，Spin Transfer Torque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。

同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此，期望是将pSTT-MRAM元件做成极小尺寸，并具有非常好的均匀性，以及把对MTJ磁性的影响减至最小，所采用的制备方法还可实现高良莠率、高精确读、高可靠写、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。

然而，制备一个小型MTJ元件可能会增加MTJ电阻的波动，使得pSTT-MRAM的写电压或电流也会随之有较大的波动，这样会损伤MRAM的性能。在现在的MRAM制造工艺中，重金属(比如Ta)会沉积在MTJ的顶部，既作为MTJ刻蚀用的掩模，也作为顶电极的导电通道；随后，一层介电质(比如SiN或者SiO₂)会沉积在Ta膜的顶部，被用来作为Ta掩模的牺牲层。通常这种双层膜结构被用来作为刻蚀MTJ的硬掩模。

在现有的MTJ双层硬掩模刻蚀工艺中，一般采用CF₄作为干刻蚀气体，然而在CF₄干刻工艺条件下，Ta对SiN(或SiO₂)的选择比非常低(大约为0.5)。在Ta膜层已完成刻蚀之前，介电层已经被完全刻蚀掉。因此，如图1所示：用CF₄作为刻蚀气体很难形成清晰锐利的Ta掩模侧壁，导致轮廓不清的掩模，从而影响下面的MTJ图案化；同时，由于Ta膜层在没有介电层的保护下，Ta膜层的厚度将会进一步减小，并形成椭圆形的膜帽，这样将会增加位线和MTJ之间短路的风险。在Ta膜层完成刻蚀之前，为了使介电层不被完全刻蚀掉，通常可以增加介电层的厚度，然而，使用比较厚的介电层，MTJ图案在介电层转移时，尺寸会变大得比较厉害，这非常不利于MTJ的小型化，特别不适用于制备65nm及其以下的MRAM电路(如图2所示)。

发明内容