[发明专利]鳍状晶体管元件

权利要求书

1.一种鳍状晶体管(finFET)元件，包含:

至少一鳍状结构，包含有第一导电型态掺杂阱以及与之相邻的第二导电型态掺杂阱定义于该鳍状结构上；

凹槽，位于该鳍状结构中，并位于该第一导电型态掺杂阱与该第二导电型态掺杂阱之间；

绝缘层，位于该凹槽内；

金属栅极，横跨并位于该绝缘层上；

多个虚置栅极，横跨并位于该鳍状结构上；

源极掺杂层，位于该第一导电型态掺杂阱内；以及

漏极掺杂层，位于该第二导电型态掺杂阱内，

其中该漏极掺杂层位于该金属栅极以及一虚置栅极之间。

2.如权利要求1所述的鳍状晶体管元件，其中该金属栅极包含有垂直延伸部以及水平延伸部，该水平延伸部与该垂直延伸部互相连接。

3.如权利要求2所述的鳍状晶体管元件，其中该垂直延伸部延伸至该鳍状结构内。

4.如权利要求1所述的鳍状晶体管元件，其中该鳍状晶体管元件包含具有横向双扩散金属氧化物半导体(LDMOS)的高压鳍状晶体管元件。

5.如权利要求1所述的鳍状晶体管元件，其中各该虚置栅极与该金属栅极皆分别包含金属栅极材料层以及高介电常数层，且该高介电常数层位于该鳍状结构以及该金属栅极材料层之间。

6.如权利要求1所述的鳍状晶体管元件，其中该源极掺杂层位于该金属栅极以及另一虚置栅极之间。

7.如权利要求6所述的鳍状晶体管元件，其中该第一导电型态掺杂阱是一N型导电型态区域，该第二导电型态掺杂阱是一P型导电型态区域，且该漏极掺杂层与该源极掺杂层皆为N型掺杂层。

8.如权利要求7所述的鳍状晶体管元件，其中该漏极掺杂层与该源极掺杂层包含硅磷外延层(phosphorus-doped-silicon epitaxial layer)。

9.如权利要求6所述的鳍状晶体管元件，其中该第一导电型态掺杂阱是一P型导电型态区域，该第二导电型态掺杂阱是一N型导电型态区域，且该漏极掺杂层与该源极掺杂层皆为P型掺杂层。

10.如权利要求9所述的鳍状晶体管元件，其中该漏极掺杂层与该源极掺杂层包含硅锗外延层(silicon-germanium epitaxial layer)。

11.一种鳍状晶体管(finFET)元件，包含:

至少一鳍状结构，包含有第一导电型态掺杂阱以及与之相邻的第二导电型态掺杂阱定义于该鳍状结构上，一区域边界位于该第一导电型态掺杂阱与该第二导电型态掺杂阱之间；

凹槽，位于该鳍状结构中，并位于该第一导电型态掺杂阱与该第二导电型态掺杂阱之间；

绝缘层，位于该凹槽内；

金属栅极，横跨并位于该绝缘层上，其中该金属栅极的一侧壁与该区域边界对齐；

多个虚置栅极，横跨并位于该鳍状结构上；

源极掺杂层，位于该第一导电型态掺杂阱内；以及

漏极掺杂层，位于该第二导电型态掺杂阱内，

其中该漏极掺杂层位于该金属栅极以及一虚置栅极之间。

12.如权利要求11所述的鳍状晶体管元件，其中该源极掺杂层位于该金属栅极以及另一虚置栅极之间。

13.如权利要求12所述的鳍状晶体管元件，其中至少一虚置栅极位于该金属栅极与该漏极掺杂层之间。

14.如权利要求13所述的鳍状晶体管元件，其中该至少一虚置栅极部分位于该凹槽中。

15.如权利要求12所述的鳍状晶体管元件，其中该第一导电型态掺杂阱是N型导电型态区域，该第二导电型态掺杂阱是P型导电型态区域，且该漏极掺杂层与该源极掺杂层皆为N型掺杂层。