[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存器单元，包括上拉节点控制模块、下拉节点控制模块、栅极驱动信号输出端和栅极驱动信号输出模块，所述栅极驱动信号输出模块分别与上拉节点、下拉节点、正相时钟信号输入端和所述栅极驱动信号输出端连接；其特征在于，所述下拉节点控制模块，分别与所述下拉节点和反相时钟信号输入端连接；

所述移位寄存器单元还包括：降噪模块，分别与降噪控制信号输出端和栅极驱动信号输出端连接；

当包括多级所述移位寄存器单元的栅极驱动电路与2n个时钟信号输入端连接时，所述降噪控制信号输出端与第N+n级移位寄存器单元的下拉节点连接，n为正整数，N为本级移位寄存器单元在栅极驱动电路中的级数。

2.如权利要求1所述的移位寄存器单元，其特征在于，所述下拉节点控制模块，用于在输出截止保持阶段，控制所述下拉节点的电位与所述反相时钟信号的电位相同；

在输出截止保持阶段，降噪控制信号和所述反相时钟信号相互反相；

所述降噪模块，用于当所述降噪控制信号有效时控制所述栅极驱动信号出端接入低电平；

所述正相时钟信号和所述反相时钟信号相互反相。

3.如权利要求1或2所述的移位寄存器单元，其特征在于，当n大于1时，所述降噪控制信号输出端还与第N+m级移位寄存器单元的下拉节点连接，m为小于n的正整数。

4.如权利要求1或2所述的移位寄存器单元，其特征在于，当所述栅极驱动电路与两个时钟信号输出端连接时，所述降噪控制信号输出端与相邻下一级移位寄存器单元的下拉节点连接；

所述降噪模块包括：降噪晶体管，栅极与所述相邻下一级移位寄存器单元的下拉节点连接，第一极与所述栅极驱动信号输出端连接，第二极接入低电平；

由第一时钟信号输入端为本级移位寄存器单元提供正相时钟信号，由第二时钟信号输入端为本级移位寄存器单元提供反相时钟信号；

由第二时钟信号输入端为相邻下一级移位寄存器单元提供正相时钟信号，由第一时钟信号输入端为相邻下一级移位寄存器单元提供反相时钟信号。

5.如权利要求3所述的移位寄存器单元，其特征在于，当所述栅极驱动电路与四个时钟信号输出端连接时，所述降噪控制信号输出端与第N+2级移位寄存器单元的下拉节点连接；

所述降噪模块包括：第一降噪晶体管，栅极与所述第N+2级移位寄存器单元的下拉节点连接，第一极与所述栅极驱动信号输出端连接，第二极接入低电平；

由第一时钟信号输入端为本级移位寄存器单元提供正相时钟信号，由第三时钟信号输入端为本级移位寄存器单元提供反相时钟信号；

由第三时钟信号输入端为第N+2级移位寄存器单元提供正相时钟信号，由第一时钟信号输入端为第N+2级移位寄存器单元提供反相时钟信号；

第一时钟信号和第三时钟信号反相；

第二时钟信号比第一时钟信号推迟0.25个时钟周期，第四时钟信号比第三时钟信号推迟0.25个时钟周期，第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号的占空比都为0.5。

6.如权利要求5所述的移位寄存器单元，其特征在于，m等于1；

所述降噪模块包括：第二降噪晶体管，栅极与所述第N+1级移位寄存器单元的下拉节点连接，第一极与所述栅极驱动信号输出端连接，第二极接入低电平；

由第二时钟信号输入端为第N+1级移位寄存器单元提供正相时钟信号，由第四时钟信号输入端为第N+1级移位寄存器单元提供反相时钟信号。

7.一种移位寄存器单元的驱动方法，应用于如权利要求1至6中任一权利要求所述的移位寄存器单元，其特征在于，所述驱动方法包括：

在输出截止保持阶段，控制下拉节点的电位与反相时钟信号的电位相同；

在输出截止保持阶段，控制降噪控制信号和所述反相时钟信号相互反相；

当所述降噪控制信号有效时，降噪模块控制栅极驱动信号出端接入低电平。

8.一种栅极驱动电路，其特征在于，包括多级如权利要求1至6中任一权利要求所述的移位寄存器单元。

9.如权利要求8所述的栅极驱动电路，其特征在于，当所述栅极驱动电路与2n个时钟信号输入端连接时，所述第N级移位寄存器单元的降噪控制信号输出端与第N+n级移位寄存器单元的下拉节点连接，n和N都为正整数。