[发明专利]行译码器及存储器

说明书

一种行译码器及存储器，所述行译码器包括：第一级译码电路以及第二级译码电路，其中：所述第一级译码电路，与所述第二级译码电路耦接，适于将生成的选择信号以及反相选择信号分别输入至所述第二级译码电路；所述第二级译码电路包括第一偏置电压源以及第二偏置电压源，且第一偏置电压源的输出电压值VbiasP满足：0≤|VbiasP|≤1/2×(VCGB‑VNEG)±Vt，所述第二偏置电压源的输出电压值VbiasN满足：Vt≤|VbiasN|≤1/2×(VCGB‑VNEG)±Vt，且VCGB与VbiasP之差以及VCGB与VbiasN之差均小于预设值。采用所述行译码器及存储器，可以减少行译码器的电路面积，降低行译码器的成本。

技术领域

本发明涉及电子电路技术领域，尤其涉及一种行译码器及存储器。

背景技术

译码是编码的逆过程，在编码时，每一种二进制代码都赋予了特定的含义，表示了一个确定的信号或者对象。把二进制代码状态的特定含义翻译出来的过程叫做译码，实现译码操作的电路称为行译码器。也就是说，行译码器(decoder)是一类可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。

在现有技术中，行译码器的工作状态通常包括编程状态、读状态以及擦除状态，不同工作状态存在不同的工作电压。在不同的工作状态下，行译码器中的晶体管的工作电压范围波动较大，这就要求行译码器中的晶体管都必须能够耐受高电压，因此需要选用厚栅氧晶体管。然而，厚栅氧晶体管的成本较高，面积较大，导致行译码器的电路面积较大，成本较高。

发明内容

本发明解决的技术问题是减少行译码器的电路面积，降低行译码器的成本。

为解决上述技术问题，本发明实施例提供一种行译码器，包括：第一级译码电路以及第二级译码电路，其中：

所述第一级译码电路，与所述第二级译码电路耦接，适于将生成的选择信号以及反相选择信号分别输入至所述第二级译码电路；

所述第二级译码电路，包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管、第三NMOS管以及第四NMOS管，其中：

所述第一PMOS管，源极与第二级译码电路的供电电源耦接，栅极与所述第二PMOS管的漏极耦接，漏极与所述第三PMOS管的源极耦接；

所述第二PMOS管，源极与第二级译码电路的供电电源耦接，栅极与所述第一PMOS管的漏极耦接，漏极与所述第四PMOS管的源极耦接；

所述第三PMOS管，栅极与第一偏置电压源耦接，漏极与所述第一NMOS管的漏接耦接；

所述第四PMOS管，栅极与所述第一偏置电压源耦接，漏极与所述第二NMOS管的漏极以及第二级译码电路的字线输出信号端耦接；

所述第一NMOS管，栅极与第二偏置电压源耦接，源极与所述第四NMOS管的栅极耦接；

所述第二NMOS管，栅极与所述第二偏置电压源耦接，源极与所述第三NMOS管的栅极耦接，漏极与所述第二级译码电路的字线输出信号端耦接；