[发明专利]一种基于忆阻的非易失性D触发器电路

说明书

技术领域

本发明属于数字电路领域，更具体地，涉及一种基于忆阻的非易失性D触发器电路。

背景技术

忆阻器是除电阻、电容、电感之外的第四种基本电路元件。忆阻器的概念最先由加州大学伯克利分校的蔡少堂(Leon.O.Chua)教授于1971年提出。众所周知，电阻R(Resistor)表示电路中电压与电流之间的关系，电容C(Capacitor)表示电荷量和电压之间的关系，电感L(Inductor)表示磁通量与电流之间的关系。根据对称性理论，蔡少堂认为理论上存在一种元件，表示磁通量与电荷量之间的关系。由于这种元件具备和电阻同样的单位(欧姆)，同时具备非易失性，只有在电流流过的情况下，忆阻值才会改变，因此蔡少堂才将这种元件命名为忆阻器(Memristor)。

2008年，惠普实验室基于Pt-TiO₂-Pt材料首次制造出了实物忆阻器。自从忆阻器实物问世以来，忆阻器已经成为一个全新的研究热点，在存储、人工神经网络以及逻辑计算等领域中得到越来越多的研究和应用。

触发器是一种应用在数字电路上且具有记忆功能的时序逻辑基本组件，因此是构成时序逻辑电路以及各种复杂数字系统的最基本逻辑单元。D触发器的特性为：当控制信号CP＝0时，输出信号保持；当控制信号CP＝1时，输出信号与输入相同。这种特性可以构造锁存器以及构成其他类型的触发器，所以D触发器是数字系统的时序电路的重要基础。

在现有技术中，由D触发器构成的时序电路中通常只能在能够提供稳定电源场合下工作，如果在一些需要断电时保持其中间工作状态的场合，则需要外加存储单元实现非易失性。

忆阻器具有非易失性，即使断电也不会丢失数据，因此在信号保持方面具有极大优势。将忆阻器的存储能力和数据处理能力结合起来，用在D触发器的信号保持中，可以极大的提高速度并降低功耗，同时忆阻器为纳米级的器件也有效地减少了器件的体积。

在中国实用新型专利说明书CN103051307A中公开了一种基于忆阻器的非挥发D触发器，虽然该电路充分利用忆阻的非易失与阻变特性，实现D触发器的功能，但是也存在明显缺陷：要求两个反相串联的忆阻器的初始状态分别处于高阻和低阻状态，否则输出端的反相器的可能不能正确的识别初始状态；忆阻器的阻值发生变化需要时间，使得传输延迟时间(时钟脉冲CP上升沿至输出端新状态稳定建立起来的时间定义为传输延迟时间)变长。

发明内容

针对现有技术缺陷或者技术需求，本发明提供了一种基于忆阻器的非易失性D触发器电路，其目的在于既可利用忆阻器的阻变特性来实现触发功能，又利用忆阻器的非易失性实现锁存功能，同时通过改进电路结构提高电路的响应速度。

本发明提供了一种基于忆阻的非易失性D触发器，包括忆阻器ME、定值电阻R、第一MOS管、第二MOS管、第三MOS管、第一反相器N1、第二反相器N2和第三反相器N3；所述第一MOS管的控制端作为时钟信号输入端CP，所述第一MOS管的一端接第一反相器N1的输入端以及第二反相器N2的输入端，所述第一MOS管的另一端作为触发器的信号输入端D；所述第一MOS管的控制端用于控制所述第一MOS管的一端与另一端的导通；所述第二MOS管的控制端作为时钟信号输入端CP，所述第二MOS管的一端接第一反相器N1的输出端，所述第二MOS管的的另一端与所述第三MOS管的一端以及忆阻器ME的第一端相连；所述第二MOS管的控制端用于控制所述第二MOS管的一端与另一端的导通；所述第三MOS管的控制端作为时钟信号输入端CP，所述第三MOS管的另一端与读电压V_r相连；所述第三MOS管的控制端用于控制所述第三MOS管的一端与另一端的导通；所述第二反相器N2的输入端还连接忆阻器ME2的第二端以及定值电阻R的一端，所述第二反相器N2的作为触发器的反相输出端所述定值电阻R的另一端接地；所述第三反相器N3的输入端连接第二反相器N2的输出端，所述第三反相器N3的输出端作为触发器的正相输出端V_out。