[发明专利]一种级联芯片启动方法及相关装置

说明书

本发明实施例公开了一种级联芯片启动方法及相关装置，包括：在发送端与接收端通过第一总线建立连接之后，发送端可以通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数是否匹配；若匹配，则发送端可以通过第二总线将发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接；在发送端通过第二总线与接收端建立连接之后，发送端可以通过第二总线向接收端发送用于启动接收端的启动程序，以使接收端将启动程序存储至双倍速率同步动态随机存储器DDR中，并运行启动程序，以启动接收端。由此可见，实施本发明实施例能够减少级联芯片启动过程中的启动时长。

技术领域

本发明涉及电子技术领域，尤其涉及一种级联芯片启动方法及相关装置。

背景技术

在视频编解码领域中，单颗芯片具有优先处理的特权，但由于视频编解码过程中单颗芯片编解码的速率较低，则经常出现编解码能力不足的问题。为了解决这个问题，就采用了多颗芯片级联的方式，以扩展用户终端编解码的处理能力。虽然将多颗芯片级联可以解决用户终端编解码能力不足的问题，但也涉及到多颗芯片启动的问题。

目前，由于系统级芯片(System-on-a-Chip，SOC)设计复杂，芯片启动时，需要先初始化中央处理模块(central processing unit，CPU)、双倍速率同步动态随机存储器(Double Data Rate，DDR)以及其他外设，由于启动程序均是存储在闪存中，若每一颗芯片均配置一个闪存则会导致资源浪费。因此，现有技术中通常是从多颗芯片中选取一颗芯片作为主芯片，将其他芯片作为从芯片，通过两线式串行总线(Inter-Integrated Circuit，I2C)将主芯片与从芯片连接起来，并给予主芯片配置一个闪存来存储启动程序；当主芯片启动后，则可以与从芯片建立连接，以初始化从芯片的CPU以及DDR，并将启动程序传输给从芯片，写入从芯片的DDR，当从芯片运行DDR中的启动程序，则可以启动完成。由于通过I2C总线传输过程中I2C接口运行频率较低，而实际应用中启动程序包含的数据比较多，则需要较长的时间才可以完成该启动程序的传输，从而导致多颗芯片级联时，芯片启动过程中耗时长。

发明内容

本发明实施例公开了一种级联芯片启动方法及相关装置，能够减少级联芯片启动过程中的启动时长。

本发明实施例第一方面公开了一种级联芯片启动方法，包括：

在发送端与接收端通过第一总线建立连接之后，所述发送端通过所述第一总线检测所述发送端的外围组件快速互联接口的参数与所述接收端的外围组件快速互联接口的参数是否匹配；

若匹配，则所述发送端通过第二总线将所述发送端的外围组件快速互联接口与所述接收端的外围组件快速互联接口建立连接；

在所述发送端通过所述第二总线与所述接收端建立连接之后，所述发送端通过所述第二总线向所述接收端发送用于启动所述接收端的启动程序，以使所述接收端将所述启动程序存储至双倍速率同步动态随机存储器DDR中，并运行所述启动程序，以启动所述接收端。通过实施该实施方式能够减少级联芯片启动过程中的启动时长。

结合第一方面的实现方式，在第一方面的第一种可能的实现方式中，还可以执行以下步骤：

所述发送端通过所述第一总线向所述接收端发送携带有用于配置所述接收端的外围组件快速互联接口的参数的配置指令，所述配置指令用于指示所述接收端将所述配置指令携带的参数配置为所述接收端的外围组件快速互联接口的参数；

其中，所述发送端通过所述第一总线检测所述发送端的外围组件快速互联接口的参数与所述接收端的外围组件快速互联接口的参数是否匹配，包括：

所述发送端通过所述第一总线检测所述发送端的外围组件快速互联接口的参数与所述接收端的配置后的外围组件快速互联接口的参数是否匹配。通过实施该实施方式能够增加发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接的匹配概率。