[发明专利]用于各向异性钨蚀刻的方法和装置

说明书

本发明涉及用于各向异性钨蚀刻的方法和装置。各向异性地蚀刻含钨材料(如掺杂或未掺杂的钨金属)的方法包括用Cl₂等离子体和用含氧自由基循环处理钨表面。在衬底被电偏置时，进行利用氯等离子体的处理，从而导致在衬底上的主要的水平表面的蚀刻。利用含氧自由基处理来钝化衬底的表面以进行蚀刻，并保护衬底的垂直表面，如凹入特征的侧壁，不被蚀刻。用Cl₂等离子体和用含氧自由基进行的处理可以重复以去除所需量的材料。可以在例如氧化硅、氮化硅和氧氮化硅等电介质材料的存在下选择性地进行各向异性蚀刻。

技术领域

本发明涉及去除衬底上的材料层的方法。所述方法可特别用于以原子级精度准确地各向异性地去除半导体衬底上的含钨材料。

背景技术

半导体衬底上集成电路(IC)的制造包括沉积和蚀刻多个材料层，以便在电介质材料层中形成所期望的模式的导电通路。各向异性蚀刻(即主要沿所选择的方向的蚀刻)是一种用于在半导体衬底上形成凹入特征的有价值的方法。在各向异性蚀刻的典型的实施例中，所述材料在垂直方向上被蚀刻掉，但没有水平蚀刻。例如，该材料可以从凹入特征的底部被去除，同时保留所述凹入特征的宽度。

钨和含钨材料作为在IC制造中具有许多用途的材料出现，其既作为导电层，以及最近又作为动态随机存取存储器(DRAM)和三维的NAND制造中的硬掩模。虽然存在可用于钨沉积的各种方法，这些方法包括化学气相沉积(CVD)、原子层沉积(ALD)和物理气相沉积(PVD)，但用于钨蚀刻的方法仍然是有限的。具体地说，用于各向异性钨蚀刻的方法，特别是用于在电介质材料(诸如氧化硅和氮化硅)存在的情况下有选择性地各向异性蚀刻钨的方法有开发的必要。

发明内容

本发明所提供的方法可以在用于制造集成电路的工艺中使用，诸如例如在制造DRAM和3维NAND设备期间在半导体晶片上的含钨硬掩模的蚀刻中使用。所述方法适用于各向异性去除含钨材料。例如，所述方法可以用于去除在凹入特征的底部的含钨材料，同时防止从凹入特征的侧壁去除含钨材料。大量的含钨材料可定向去除。

在一个方面，提供了一种在等离子体蚀刻装置内各向异性蚀刻半导体衬底上的含钨材料的方法。该方法包括：(a)提供包括含钨材料的半导体衬底至等离子体蚀刻处理室中；(b)将包含Cl₂的第一工艺气体引入所述等离子体蚀刻处理室中并形成等离子体，以使所述含钨材料与等离子体激活的氯反应；(c)在(b)以后从所述等离子体蚀刻处理室去除所述第一工艺气体；(d)将包含氧自由基源的第二工艺气体引入所述等离子体蚀刻处理室并形成含氧自由基的等离子体，以钝化所述含钨材料的表面；以及(e)在(d)之后从所述等离子体蚀刻处理室去除所述第二工艺气体，其中所述方法主要沿所选择的方向蚀刻含钨材料。应当将相对较大的电偏置施加到衬底保持支撑件以确保用等离子体激活的氯定向蚀刻。在一些实施方式中，提供至少约500伏的偏压至衬底保持支撑件。

在一些实施方式中，所述第一工艺气体包含Cl₂。在一些实现方式中，所述第一工艺气体包含Cl₂和惰性气体，所述惰性气体选自由N₂、He、Ar、H₂和其组合组成的组中。在一些实施方式中，优选在用Cl₂处理衬底期间给所述等离子体施以脉冲。例如，等离子体脉冲可以通过以介于约5-50％的占空比间歇性地增大衬底支架处的偏置电压来执行。

各种含氧气体可以用于钝化步骤中。例如，在一些实施方式中，所述第二工艺气体包括选自由O₂、O₃、CO、CO₂、COS、SO₂和其混合物组成的组中的氧自由基源。在一些实施方式中，优选使用O₂作为所述氧自由基源。

为了蚀刻预期量的材料，重复操作(b)-(e)若干次。在一些实施方式中，重复操作(b)-(e)至少3次。