[发明专利]用于在非统一存储器架构中提供改进的延迟的系统和方法

说明书

公开了用于在具有非统一存储器架构的便携式计算设备中分配存储器的系统、方法以及计算机程序。方法的一个实施例涉及：从在第一片上系统(SoC)上执行的进程接收针对虚拟存储器页面的请求；该第一SoC通过芯片间接口电耦合与第二SoC；该第一SoC通过第一高性能总线电耦合于第一本地易失性存储器设备，并且该第二SoC通过第二高性能总线电耦合于第二本地易失性存储器设备；确定在该第一和第二本地易失性存储器设备上的可用物理页面的数量是否超出用于启动在该第一和第二本地易失性存储器设备之间的存储器数据的复制的最小阈值；以及如果超出该最小阈值，则将该第一本地易失性存储器设备上的第一物理地址和该第二本地易失性存储器设备上的第二物理地址分配给单个虚拟页面地址。

背景技术

便携式计算设备(例如，蜂窝电话、智能电话、平板计算机、便携式数字助理(PDA)以及便携式游戏控制台)持续提供不断扩展的服务和特征阵列，并且向用户提供前所未有的信息接入、资源以及通信的水平。为了跟上这些服务增强的步伐，这些设备已经变得更加强大并且更加复杂。便携式计算设备现在通常包括包含嵌在单个基底上的一个或多个芯片部件(例如，一个或多个中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器等)的片上系统(SoC)。

由于在集成电路上增加晶体管密度变得更具挑战，二维单片集成电路的成本可能变得过高，导致在便携式计算设备中对多管芯或多SOC产品的使用增加。该多管芯产品可以包括互连的物理管芯，每个物理管芯提供对快速本地存储器(诸如，动态随机存取存储器(DRAM))的访问。该架构一般被称作非统一存储器架构(NUMA)。然而，NUMA设计提出了多种情况，在这些情况中，通过高性能总线可访问的近的或本地的DRAM中的数据或通过低性能芯片间接口可访问的远的DRAM中的数据需要被任一管芯上的处理器访问。这可能导致较高的延迟，例如当处理器必须去往远的DRAM时。

因此，需要提供针对非统一存储器架构中的所有处理器的低延迟存储器访问的系统和方法。

发明内容

公开了用于在具有非统一存储器架构的便携式计算设备中分配存储器的系统、方法以及计算机程序。一种这样的方法涉及：从在第一片上系统(SoC)上执行的进程接收针对虚拟存储器页面的请求。该第一SoC通过芯片间接口电耦合与第二SoC。该第一SoC通过第一高性能总线电耦合于第一本地易失性存储器设备，并且该第二SoC通过第二高性能总线电耦合于第二本地易失性存储器设备。该方法还涉及：确定在该第一和第二本地易失性存储器设备上的可用物理页面的数量是否超出用于启动在该第一和第二本地易失性存储器设备之间的存储器数据的复制的最小阈值。如果超出该最小阈值，则将该第一本地易失性存储器设备上的第一物理地址和该第二本地易失性存储器设备上的第二物理地址分配给单个虚拟页面地址。

附图说明

在附图中，除非另外指出，贯穿各个视图的相似的附图标记指代相似的部分。对于具有字母符号标号的附图标记(诸如“102A”或“102B”)，该字母符号标号可以对在同一附图中出现的两个相似的部分或元件进行区分。当附图标记旨在包括在所有附图中的具有相同附图标记的所有部分时，可以省略针对附图标记的字母符号标号。

图1是包括多个互连的具有非统一存储器架构(NUMA)的片上系统(SoC)的系统的实施例的框图。

图2示出了具有在多个SoC上选择性复制的存储器数据的图1的系统。

图3是示出了在包括具有相同物理地址的空闲物理页面对的SoC中的页面表格的实施例的方框图。

图4是示出了用于实现包括用于将空闲物理页面对映射到单个虚拟地址的复制属性字段的页面表格条目的数据结构的实施例的方框图。

图5是示出了由图1和2中的自适应NUMA延迟优化模块实现的方法的实施例的流程图。

图6是示出了由用于释放物理页面对的操作系统实现的方法的实施例的流程图。