[发明专利]提供使用SRAM及非挥发性记忆体装置的多页读写方法及设备

说明书

优先权

本申请要求基于美国临时申请的优先权的权益。专利申请于2008年9月15日提交的标题为“组合了RAM、NVM和NVRAM的新型内存阵列”的美国临时专利申请No.62/050,755，于2008年10月12日提交的标题为“具有SRAM和NAND单元结构的NVSRAM”的美国专利申请No.62/062,909，所有这些专利申请的全部内容通过引用并入本文。

技术领域

本发明示例性的具体实例关于半导体及集成电路的领域。尤其，本发明示例性的具体实例尤其关于记忆及储存装置。

背景技术

非挥发性记忆体(NVM)，诸如NAND或NOR为主的快闪记忆体被广泛地使用在现今的技术世界中；其独特的格(cell)与阵列构造提供小的格尺寸、高密度、低写入电流、以及较高的数据输出。NVM，诸如以NAND为主的快闪记忆体已成为：适用于诸如记忆卡片、USB快闪驱动器及固态驱动器的各种不同的装置及系统的主要储存记忆体。快闪记忆体的一些示例性的应用包括：个人计算机、PDA、数字音频播放器、数字相机、手机、合成器、视频游戏、科学仪器、工业机器人及医疗电器。NAND快闪记忆技术，例如，具有达到16纳米(nm)，以及其单一晶片密度能够达到128千兆位(Gb)储存容量。

然而，有一个与以传统的NVM为主的快闪记忆体有关的问题，那就是它的程序化速度是相当慢的。程序化速度及/或消除速度相当慢的原因在于：传统的NVM快闪记忆体是在给定的时间内执行单页程序化所致。对于某些应用而言，在非挥发性记忆储存中程序化及/或消除速度慢就会成为一种限制及/或缺陷。

其他的与NVM有关的缺陷，那就是它花费了相当长的时间去将数据从SRAM传送到离片(off-chip)NVM记忆装置。

发明内容

本发明之一个具体实例揭示了一种记忆装置，其含有一随机存取记忆体(RAM)阵列、一非挥发性记忆体(NVM)阵列、及一用于储存信息的切换电路。在一个实施例中，该RAM阵列组织成多行多列，其中该RAM阵列的列被建构成耦接至用来存取一RAM页之BL数据的RAM位线(BLs)。其已被组织成多行多列的该NVM阵列耦接至可操作来用以存取一NVM页之BL数据的NVM BLs。该切换电路被建构成控制：适用于该RAM阵列至该NVM阵列间的数据储存的该RAM BLs与该NVM BLs间之连接。

在替代的具体实例中，该记忆装置包括：一静态随机存取记忆体(SRAM)电路、一第一NVM串、一第二NVM串、一第一漏极选择闸极(DSG)、及一第二DSG。该SRAM电路具有一输入终端、及一输出终端，其暂时地储存信息响应于位线(BL)信息的信息并耦接至该SRAM电路的输入终端。该第一NVM串具有至少一非挥发性记忆体单元且耦接于该SRAM的输出终端。该第一DSG可操作地控制：将该SRAM输出终端的信息储存至该第一非挥发性记忆体之时序。该第二NVM串具有至少一非挥发性记忆体单元且耦接于该SRAM的输出终端。该第二DSG控制：将该SRAM输出终端的信息储存至该第二非挥发性记忆体串的时序。

本发明其他的特征与优点，将因而以下所列的详细说明、附图及申请专利范围而变得清楚明了。

附图说明

本发明之示例性的具体实例，将可从以下所述之详细说明及其有关的本发明之各种的具体实例而更全面地被理解；然而，它们不应被连用来将本发明限制于该特定的具体实例，但是它们只是用于释明与理解而已。

图1A-1D例示：包含有与本发明之一个具体实例有关的NVM及RAM两者之系统与记忆装置的方块图；

图2例示：一种包含有与本发明之一个具体实例有关的NVM及RAM两者之晶载(on-chip)记忆体(OCM)装置的方块图；

图3A-3C例示：包含有与本发明之一个具体实例有关的NVM串及SRAM的OCM之布局(layouts)的方块图；

图4A-4B例示：用于显示与本发明之一个具体实例有关的SRAM及NVM的OCM之芯片布局的方块图；

图5A-5B及6A-6B用于显示与本发明之一个具体实例有关的SPRAM及NVM的OCM之替代芯片布局的方块图；

图7-10例示：包含有与本发明之一个具体实例有关的用于备份以及储存数据的RAM及NVM格之OCM装置的方块图；

图11例示：包含有与本发明之一个具体实例有关的SRAM及NVM串之一OCM装置之实体布局的方块图；