[发明专利]用于管理具有三模冗余的电路的操作的方法及相关装置

权利要求书

1.一种用于管理逻辑部件(2)的操作的方法，所述逻辑部件(2)包括多数表决电路(3)和等于至少三个的奇数个触发器(4至6)，每个触发器(4至6)具有数据输入(d)、测试输入(ti)、测试输出(tq)和连接到所述多数表决电路(3)的输入的数据输出(q)，所述方法包括将所述逻辑部件(2)置于正常操作模式，在所述正常操作模式中相同的输入信号(D)被递送到每个数据输入(d)，并且所述多数表决电路(3)递送输出信号(M)，其特征在于，所述方法包括：

a)在正常操作模式之后，将所述部件置于测试模式，在所述测试模式中：

所述逻辑部件(2)的所述奇数个触发器(4至6)中的一个触发器(4)被置于测试模式，

测试信号(TI)被注入到被测试的触发器(4)的测试输入(ti)中，

其它触发器(5和6)的逻辑状态被冻结，以及

由所述被测试的触发器(4)的测试输出(tq)递送的测试输出信号(TQ)被分析，然后，

b)在所述测试阶段结束时，将所述逻辑部件(2)返回到正常操作模式，所述多数表决电路(3)自动恢复在启动所述测试模式之前存在的在所述逻辑部件(2)的数据输出(q)上的测试输出信号(TQ)的值。

2.根据权利要求1所述的方法，其中，在已经冻结其它触发器(5和6)的逻辑状态之后，并且在分析由所述测试输出(tq)递送的测试输出信号(TQ)之前，所述被测试的触发器(4)被重新置于正常操作模式，所述逻辑部件(2)被控制以使得来自所述被测试的触发器(4)的测试输出信号(Q4)在所述逻辑部件(2)的输出处被递送，以用于测试连接到所述逻辑部件(2)的输出的附加逻辑电路，以及所述被测试的触发器(4)被重新置于所述测试模式。

3.根据权利要求2所述的方法，其中，在对所述逻辑部件(2)的控制之后并且在将所述被测试的触发器(4)重新置于所述测试模式之前，时钟周期被施加到所述被测试的触发器(4)。

4.根据权利要求1至3中任一项所述的方法，其中针对所述逻辑部件(2)的另一触发器迭代所述步骤a)和b)，直到所述逻辑部件(2)的所有触发器(4至6)都已经被测试。

5.根据权利要求1至3中任一项所述的方法，还包括：在将所述逻辑部件(2)的任何触发器置于正常操作模式之前，将所述逻辑部件(2)置于初始测试模式，在所述初始测试模式中所述逻辑部件(2)的所述触发器(4至6)经由它们的测试输入(ti)和它们相应的测试输出(tq)以如下方式串联耦合，以形成包括测试链输入和测试链输出的触发器的测试链，测试信号(TI)被注入所述测试链输入，并且由所述测试链输出递送的所述测试输出信号(TQ)被分析。

6.一种电子设备(1)，包括逻辑部件(2)，所述逻辑部件(2)包括多数表决电路(3)和等于至少三个的奇数个触发器(4至6)，每个触发器(4至6)具有数据输入(d)、测试输入(ti)、测试输出(tq)和连接到多数表决电路(3)的输入的数据输出(q)，所述设备(1)还包括控制电路，所述控制电路被配置用于将所述逻辑部件(2)置于正常操作模式，在所述正常操作模式中相同的输入信号(D)被递送到每个数据输入(d)，并且所述多数表决电路(3)递送输出信号(M)，其特征在于，所述控制电路被还被配置用于：

在正常操作模式之后，将所述逻辑部件置于测试模式，在所述测试模式中所述逻辑部件(2)的触发器(4)被置于测试模式，测试信号(TI)被注入到被测试的所述奇数个触发器(4至6)中的一个触发器(4)的测试输入(ti)中，其它触发器(5和6)的逻辑状态被冻结，以及由所述被测试的触发器(4)的测试输出(tq)递送的测试输出信号(TQ)被分析，然后，

在所述测试阶段结束时，将所述逻辑部件(2)重新置于正常操作模式，所述多数表决电路(3)将在启动所述测试模式之前存在的数据输出信号(Q)的值自动恢复到所述逻辑部件(2)的数据输出(q)上。

7.根据权利要求6所述的电子设备(1)，其中所述控制电路包括第一多路复用器(7)，所述第一多路复用器(7)在其输入处接收来自所述逻辑部件(2)的所述触发器(4至6)的所述测试输出信号(TQ)。