[实用新型]一种改进的异或门逻辑单元电路有效
| 申请号： | 201521037610.5 | 申请日： | 2015-12-14 |
| 公开（公告）号： | CN205212816U | 公开（公告）日： | 2016-05-04 |
| 发明（设计）人： | 孙缵;胡银肖;李玮 | 申请（专利权）人： | 武汉芯昌科技有限公司 |
| 主分类号： | H03K19/21 | 分类号： | H03K19/21;H03K19/00 |
| 代理公司： | 北京科亿知识产权代理事务所(普通合伙) 11350 | 代理人： | 汤东凤 |
| 地址： | 430000 湖北省武汉市东湖开发*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 改进 逻辑 单元 电路 | ||
1.一种改进的异或门逻辑单元电路，其特征在于，由两级电路来组成电路单元，包括第一级电路和第二级电路；所述第一级电路的输出端连接第二级电路的输入端；
所述第一级电路中，PMOS晶体管P1和PMOS晶体管P2串联，NMOS晶体管N1和NMOS晶体管N2并联；
所述第二级电路中，PMOS晶体管P3和PMOS晶体管P4并联，然后和PMOS晶体管P5串联；NMOS晶体管N3和NMOS晶体管N4串联，然后和NMOS晶体管N5并联。
2.根据权利要求1所述的改进的异或门逻辑单元电路，其特征在于：所述第一级电路中，P1的源级连接电源VDD，栅极连接输入信号A，漏极与P2的源级短接；P2的栅极连接输入信号B，漏极与N1和N2的漏极短接；N1的栅极连接输入信号A，N2的栅极连接输入信号B，N1和N2的源级共同连接电源地VSS。
3.根据权利要求1所述的改进的异或门逻辑单元电路，其特征在于；所述第二级电路中P5的源级连接电源VDD，漏极与P3和P4的源级短接，栅极与N5的栅极共同连接到P2的漏极；P3的栅极连接输入信号A，P4的栅极连接输入信号B，N3的栅极连接输入信号A，N4的栅极连接输入信号B；N3的源级与N4的漏极短接，N4和N5的源级共同连接电源地VSS，N3和N5的漏极与P3和P4的漏极短接在一起，并引出电路输出信号Z。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉芯昌科技有限公司，未经武汉芯昌科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201521037610.5/1.html，转载请声明来源钻瓜专利网。
