[发明专利]一种基于可重构计算阵列的协处理器

权利要求书

1.一种基于可重构计算阵列的协处理器，其特征在于包括：

主控制器，接收外部通用处理器发出的控制信息，再解析所述控制信息，并发出相应的配置指令，所述配置指令包括传输参数与算法参数；

重构控制器，根据所述配置指令中的算法参数，发出配置信息，所述配置信息包括用于选择和组织运算核心单元中的逻辑算法的执行信号与内部网络选通信号；

运算核心单元，接收所述配置信息，根据配置信息完成复乘、复加、实乘等基本运算；

DMA单元，接收所述配置指令的传输参数，进行外部DDR与内部存储模块、主控制器间的数据搬运。

2.根据权利要求1所述的可重构协处理器，其特征在于所述传输参数包括数据传输点数，数据传输起始地址，数据传输方向以及数据搬运方式；所述算法参数包括运算类型和运算点数。

3.根据权利要求1所述的可重构协处理器，其特征在于所述运算核心单元包括可重构计算阵列。

4.根据权利要求3所述的可重构协处理器，其特征在于所述可重构计算阵列由粗粒度的运算阵列组成，集成有六个可重构处理单元，可重构计算阵列能够实现可重构处理单元内部重构以及可重构处理单元间重构。

5.根据权利要求3所述的可重构协处理器，其特征在于所述运算核心单元还包含若干个多路选择器以及输入输出寄存器，所述多路选择器、输入输出寄存器分别与可重构计算阵列通信连接。

6.根据权利要求1所述的可重构协处理器，其特征在于配置信息中包括运算类型与运算数据。

7.根据权利要求1所述的可重构协处理器，其特征在于还包括AXI接口，所述AXI接口用于将主控制器与外部通用处理器相连。

8.根据权利要求1所述的可重构协处理器，其特征在于还包括存储模块，用于接收运算核心单元、主控制器的数据并存储。

9.根据权利要求1所述的可重构协处理器，其特征在于主控制器中包括

设备配置寄存器，用于存储可重构处理核的工作方式，有主模式，从模式，调试模式，中断模式和查询模式；

运算配置寄存器，用于存储所述算法参数，包括运算类型，运算点数，数据数据传输起始地址；

状态寄存器，用于表示可重构协处理器的状态。

10.根据权利要求1所述的可重构协处理器，其特征在于重构控制器包含重构状态机单元、重寄存器单元以及算法子控制器，算法子控制器包括FFT控制器、FIR控制器、相关控制器、加法控制器、乘法控制器、点乘控制器、共轭控制器、转置控制器、协方差控制器、除法控制器、复数求模控制器、定浮转换控制器以及矩阵求逆控制器。