[发明专利]一种光电集成多位阻变存储器及制备方法

说明书

技术领域

本发明涉及一种光电集成多位阻变存储器及制备方法，属于微电子集成电路技术领域。

背景技术

根据国际半导体技术路线图(ITRS)对集成电路领域发展趋势的预测，到2020年左右，集成电路的特征尺寸将缩小到10纳米以下，这样传统的器件将面临一系列来自技术层面和物理极限的挑战。这时需要引入新的器件理念才能解决很多传统器件无法解决的问题，阻变存储器件就是其中最有前途的非易失性存储器件之一。

阻变存储器件(RRAM)本身具有很多的优势。RRAM结构非常简单，生产成本低，通常只需要制备出类似电容结构的三层薄膜即可实现复杂的存储功能。阻变存储行为在各种材料中都有被发现，包括金属氧化物材料、固体电解质材料和有机材料。在众多材料中，简单氧化物由于结构简单、稳定性强等优点成为人们研究的热点。并且这些材料可以通过物理气相淀积(PVD)、化学气相淀积(MOCVD)或原子层淀积(ALD)等CMOS工艺中广泛采用的方法制备。此外，研究表明，阻变存储器件具有极好的等比缩小能力，在缩小至几个纳米的尺寸时仍能表现出良好的存储特性。

高密度、低成本是集成电路包括存储器件发展的一个重要目标。从目前来看，提高存储密度的方式主要有三种，其一，是减小存储器件单元的面积；其二，是发展3D集成技术；最后，就是多值存储技术。事实上，通过减小尺寸来提高单位芯片面积的存储单元密度终究会有物理极限限制，已经很难成为再继续大规模提高存储芯片存储密度的方式。虽然3D集成可以通过纵向尺寸上的器件叠加来提高单位芯片面积上的存储单元的密度，但是目前3D集成技术工艺还不够成熟，并且3D集成技术会带来高的成本附加，因此3D存储技术还需要进一步改进。与减小器件单元尺寸和3D集成技术相比较，多值存储技术通过单个存储单元进行多个数据的存储来提高存储芯片的存储密度，这个技术在不增加成本的前提下能够使密度成倍的增长，会是阻变存储器件在未来提高存储密度的一个重要方式。

发明内容

本发明的目的在于提供一种光电集成多位阻变存储器，通过光电复合作用使器件单元具有多值存储能力，来提高存储密度。

本发明的另一目的在于提供一种所述光电集成多位阻变存储器的制备方法。

为实现上述目的，本发明采用以下技术方案：

一种光电集成多位阻变存储器，该存储器由底电极、存储功能层和顶电极构成，其中，底电极、存储功能层与顶电极形成交叉阵列结构；存储功能层材料为Dy₂O₃，顶电极材料为金属Ta，底电极材料为金属Pt。

优选地，所述底电极的厚度为20nm-100nm；所述顶电极材料的厚度为10nm-60nm；所述存储功能层的厚度为25nm-50nm。

所述光电集成多位阻变存储的制备方法，包括以下步骤：

(1)衬底清洗；

(2)通过构图工艺形成交叉阵列的底电极图形；

(3)通过溅射技术及后处理得到一层底电极线阵列；

(4)通过构图工艺形成交叉阵列的交叉点图形；

(5)通过溅射技术及后处理沉积一层存储功能层材料；

(6)通过构图工艺形成交叉阵列的顶电极图形；

(7)通过溅射技术及后处理得到一层顶电极线阵列。

优选地，所述构图工艺为光刻构图技术、硬掩模技术或者纳米压印技术。

本发明的优点在于：

本发明的光电集成多位阻变存储器的多存储态通过控制擦除过程(RESET)的光照来实现，在光照与非光照下会出现非常大的转变高阻态区分，利于外围电路对存储器件数据的读取，可靠性高，优势明显。

本发明的存储器件完全与目前的CMOS工艺相兼容，可以在集成电路工艺线上制备，其采用光电集成进行多位存储与现有技术中通过调节限制电流或者转变电压的方法相比还具有很强的抗电场造成的转变参数离散的能力，是一种非常有应用前景的多态阻变存储技术。

本发明的光电集成多位阻变存储器由叠层薄膜构成，器件的成件率、转变参数一致性比目前一些提出的通过纳米材料制成的阻变存储器件更具有性能优势。

附图说明

图1为本发明制备的光电集成多位阻变存储器的基本结构示意图。

图2为本发明光电集成多位阻变存储器的制备流程图。

图3为本发明实施例1中Ta/Dy₂O₃/Pt光电集成多位阻变存储器件的光电存储性能图。

具体实施方式

以下结合附图和实施例对本发明进行详细地说明，但本发明并不限于此。