[发明专利]用于实现物理不可克隆函数的电路以及相应的运行方法

权利要求书

1.一种用于实现物理不可克隆函数的电路，该电路包括n个延时通路可配置的振荡器R0₀，R0₁，……R0_n-2，R0_n-1，其中n为偶数，振荡器R0₀，R0₁，……R0_n-2，R0_n-1分别具有频率f₀，f₁，……f_n-2，f_n-1，并且n个振荡器R0₀，R0₁，……R0_n-2，R0_n-1被分为n/2组，每组包含两个振荡器R0_2j，R0_2j+1，其中0≤j≤n/2-1，每个振荡器R0₀，R0₁，……R0_n-2，R0_n-1包括m个延时单元组d_i，其中0≤i≤m-1，并且每个延时单元组d_i包括至少两个延时单元，该电路被配置为：

根据挑战的相应延时单元选择位C[0]，...C[m-1]，...C[(n/2-1)m]，...C[nm/2-1]来选择每个振荡器R0₀，R0₁，……R0_n-2，R0_n-1的每个延时单元组d_i的延时单元之一以形成延时通路，其中每组的两个振荡器R0_2j，R0_2j+1的对应延时单元被分配相同的延时单元选择位；

将每组的两个振荡器R0_2j，R0_2j+1的频率f_2j，f_2j+1相减得到频率差值Δf_j＝f_2j-f_2j+1，并且根据挑战的相应差值取值控制位D[0]，...D[n/2-1]对每组的两个振荡器R0_2j，R0_2j+1的频率差值进行取值控制，其中如果相应差值取值控制位为1，则将Δf_j取反并且如果相应差值取值控制位为0，则维持原值，或者如果相应差值取值控制位为0，则将Δf_j取反并且如果相应差值取值控制位为1，则维持原值；以及

将所有频率差值Δf_j相加得到振荡器频率差值累加和，并且根据振荡器频率差值累加和得到1比特响应。

2.根据权利要求1所述的电路，其特征在于，每个延时单元组d_i包含第一和第二延时单元d_i，0和d_i，1并且所述第一和第二延时单元d_i，0和d_i，1用一个多路选择器来选择控制，其中将挑战的延时单元选择位用作多路选择器的选择控制位，其中如果多路选择器的选择控制位输入为0，则选择第一延时单元d_i，0，并且如果多路选择器的选择控制位输入为1，则选择第二延时单元d_i，1。

3.根据权利要求1所述的电路，其特征在于，每个延时单元组d_i包含第一多个延时单元和第二多个延时单元并且所述第一多个延时单元和第二多个延时单元用一个多路选择器来选择控制，其中将挑战的延时单元选择位用作多路选择器的选择控制位，其中如果多路选择器的选择控制位输入为0，则选择第一多个延时单元，并且如果多路选择器的选择控制位输入为1，则选择第二多个延时单元。

4.根据权利要求1所述的电路，其特征在于，如果振荡器频率差值累加和大于等于一阈值，则使响应为1并且如果振荡器频率差值累加和小于该阈值，则使响应为0，或者如果振荡器频率差值累加和大于等于一阈值，则使响应为0并且如果振荡器频率差值累加和小于该阈值，则使响应为1。

5.根据权利要求4所述的电路，其特征在于，该阈值为0。