[发明专利]改善刻蚀工艺终点监测准确性的方法、刻蚀方法

说明书

技术领域

本发明涉及一种利用博世法进行刻蚀的方法，以提高工艺结果的稳定性，还涉及一种改善博世法刻蚀工艺终点监测准确性的方法。

背景技术

随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小， 希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠（Die Stacking）、封装堆叠（Package Stacking）和基于硅通孔 （Through Silicon Via，TSV）的三维（3D）堆叠。其中，利用硅通孔的三维堆叠技术具有以下三个优点：（1）高密度集成；（2）大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片（SOC）技术中的信号延迟等问题；（3）利用硅通孔技术，可以把具有不同功能的芯片（如射频、内存、 逻辑、MEMS等）集成在一起来实现封装芯片的多功能。因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术。

在硅通孔技术应用中，通常要对硅等材料进行深通孔刻蚀，通过刻蚀形成的深通孔在芯片和芯片之间、硅片与硅片之间制作垂直导通，从而实现芯片和芯片之间的互连。在大多数情况下，硅通孔制作都需要打通不同的材料层，而由此形成的通孔必须满足轮廓控制要求（如侧壁垂直度和粗糙度等）， 因此硅通孔刻蚀工艺成为硅通孔制作技术的关键。

为了提高通孔的侧壁的垂直度和粗糙度的要求，现有刻蚀硅通孔时通常采用Bosch（博世）刻蚀工艺，其具体过程为：提供半导体衬底，所述半导体衬底上形成有具有开口的光刻胶掩膜层；进行刻蚀步骤：向刻蚀腔室中通入刻蚀气体（比如：SF6），刻蚀气体被解离为等离子体，对所述半导体衬底进行刻蚀，形成刻蚀孔；进行沉积步骤：向刻蚀腔室中通入沉积气体（比如： CF4），沉积气体被解离为等离子体，在刻蚀孔的侧壁形成聚合物，所述聚合物在下一刻蚀步骤时保护已形成的刻蚀孔的侧壁不会被刻蚀到，从而保证整个Bosch（博世）刻蚀过程的各向异性；重复上述刻蚀步骤和沉积步骤，直至在半导体衬底中形成硅通孔。

但是，现有技术Bosch（博世）刻蚀过程中，刻蚀工艺的稳定性仍有待改善。并且，随着博世刻蚀工艺的持续改善，现有的监测设备越来越难以准确地判断出刻蚀终点。

发明内容

本发明提供一种改善博世法刻蚀工艺终点监测准确性的方法，包括：

获取博世法刻蚀工艺的工艺菜单；

更改工艺菜单中某些步骤的气压参数，以使该工艺菜单中刻蚀步骤与沉积步骤的气压相等；

对于气压参数被更改的步骤，调整工艺菜单中该步骤的其它参数，以补偿其气压参数的更变；

根据该更改气压参数和调整其它参数的步骤，获得新的工艺菜单；

执行该新的工艺菜单，以进行刻蚀。

可选的，调整其它参数的步骤中，通过调整该步骤的执行时长来补偿气压参数的变更。

可选的，调整其它参数的步骤中，通过调整该步骤的射频源功率来补偿气压参数的变更。

可选的，调整其它参数的步骤中，通过同时调整该步骤的执行时长和射频源功率来补偿气压参数的变更。

可选的，执行该新的工艺菜单后，检测刻蚀结果，假如发现该其它参数的调整未能完全补偿该气压参数的变更，则继续对该步骤的其它参数进行调整。

可选的，执行该新的工艺菜单后，检测刻蚀结果，假如发现该其它参数的调整的补偿作用超出该气压参数的变更，则继续对该步骤的其它参数进行调整。

可选的，采用光学发射光谱原位检测技术对刻蚀终点进行监测。

可选的，该工艺菜单中刻蚀步骤与沉积步骤采用不同的反应气体。

本发明还提供一种利用博世法进行刻蚀的方法，所述方法包括交替进行的刻蚀步骤和沉积步骤，其特征在于，所述刻蚀步骤与所述沉积步骤在同一气压值下进行。

本发明另提供一种利用博世法进行刻蚀的方法，包括设置工艺菜单的步骤与执行该工艺菜单以进行刻蚀的步骤，所述工艺菜单中包含刻蚀步骤与沉积步骤；

其中，所述设置工艺菜单的步骤包括设置工艺参数的步骤，所述工艺参数包括可瞬变参数与渐变参数，在设置工艺参数的步骤中，将刻蚀步骤与沉积步骤的渐变参数设置为相同。

可选的，所述渐变参数包括反应腔的气压。

附图说明

图1是本发明用于改善刻蚀终点监测准确性的一种实施方式的流程示意图。

具体实施方式