[发明专利]一种适用于非理想电网情况下的软件锁相环

说明书

技术领域

本发明涉及一种适用于非理想电网情况下基于级联正弦信号延时消除(CascadeSineSignalDelayCancellation,CSSDC)方法的增强型软件锁相环CSSDC-PLL。包括了CSSDC算子结构设计和基本的PLL结构设计，属于电网电压信号检测、分布式电源并网技术等技术领域。

背景技术

PLL(Phase-LockedLoop，锁相环)是一种获取电网电压合成矢量的角度的有效方法，而广泛应用于含并网变换器的分布式电源接入电网技术中。在理想电网情况下，它能实现对电网电压合成矢量角度的快速准确的跟踪。

当处于非理想电网情况下(三相电网电压不平衡或谐波含量较大)，传统的基于dq同步旋转坐标系的PLL方法在追踪角度时会产生较大偏差，使变换器控制系统失去对功率信号的控制能力，将导致保护系统跳闸，甚至损坏并网变换器。因此，在这种情况下有必要对传统的PLL方法进行改进。

基于级联正弦信号延时消除(CascadeSineSignalDelayCancellation,CSSDC)方法的增强型锁相环，简称CSSDC-PLL。CSSDC-PLL由CSSDC算子组成和PLL组成。CSSDC算子对输入信号进行处理，消除其中的谐波分量，剩余“纯净”的信号输入PLL。因此，PLL的带宽可设置的很高，从而获得很好的系统动态性能，由谐波分量带来的稳态误差也被消除了。总的来说，CSSDC-PLL在谐波消除能力、瞬态响应速度等方面具有较优特性。

发明内容

本发明针对上述非理想电网情况下传统追踪电压相位时存在的问题，设计了一种基于级联正弦信号延时消除方法的增强型锁相环，包括了对CSSDC算子结构设计和基本的PLL结构设计，特别是对CSSDC算子的设计至关重要。本发明的目的是对传统单一的PLL的方法监测电网电压信号的改进，从而对提高输入信号的谐波消除的能力和算法的瞬态响应速度。

为了达到上述目的，本发明的构思是：

传统的监测电网电压角度的PLL方法在非理想电网电压情况下会产生较大的偏差。本发明基于级联正弦信号延时消除方法的增强型锁相环包括CSSDC算子和PLL两个部分。将多个DDSC串联组成SSDSC，每一个SSDC配置为消除特定次数的谐波分量，CSSDC消除不希望的所有谐波分量。经过这样的“筛分”过程，只剩下正序基波分量，其作为输入信号输入PLL。使用“谐波增益”来设计SSDC算子。一个谐波分量的SSDC的零增益表示这个谐波分量信号经过这个SSDC后被消除。相反的，一个谐波分量的SSDC的增益为1，表示这个谐波分量信号可以完全通过这个SSDC，没有衰减。CSSDC中的谐波增益等于所有的SSDC的增益的乘积。

根据上述发明构思，本发明采用下述技术方案：

谐波增益和SSDC算子的结构首先在dq坐标系下实现，因为正序基波电压信号在该坐标系下为直流量，这样使SSDC的推导过程变得简单和直观。然后，dq坐标系下的SSDC再转换到αβ坐标系下，这样可以避免将dq坐标系下的SSDC延迟引入PLL环路中，危害系统的稳定。数学上可以证明，αβ坐标系下的SSDC具有和dq坐标系下的SSDC一样的谐波增益，却不会危害系统的稳定，因为延迟已经在PLL环路外了。具体实现步骤如下：

(1)谐波信号的表示

三相电网电压可以用旋转空间矢量或时域信号表示。表示方法有三种，分别为静止abc坐标系、静止αβ坐标系、dq同步旋转坐标系。

首先，在静止abc坐标系下

空间矢量表示：

式中，

时域表示：

式中，V为电网相电压峰值，θ为电网电压合成矢量的相角。

然后，在静止αβ坐标系下

空间矢量表示：