[发明专利]一种适用于非理想电网情况下的软件锁相环

权利要求书

1.一种适用于非理想电网情况下的基于级联正弦信号延时消除方法的增强型软件锁相环，其特征在于由CSSDC算子组成和PLL组成。

2.根据权利要求1的所述基于级联正弦信号延时消除方法的增强型软件锁相环，其特征在于所述CSSDC算子由多个SSDC(SineSignalDelayCancellation，SSDC)算子串联组成，用来消除输入信号的谐波分量，再将剩下正序基波分量作为输入信号输入PLL。

3.根据权利要求1的所述基于级联正弦信号延时消除方法的增强型软件锁相环，其特征在于所述PLL是传统的基于dq同步旋转坐标系的基本结构，三相电网电压通过3/2旋转变换得到静止坐标系下正交的电压量μ_α、μ_β根据估算的电网角度对μ_α、μ_β做同步旋转变换得到μ_d、μ_q,通过反馈控制使得μ_q＝0，对PI调节器输出Δω与初始电网角频率的累加值进行积分运算，即可获得估算的同步旋转角度θ。

4.根据权利要求2所述的CSSDC算子，其特征在于所述CSSDC算子使用“谐波增益”来设计，将多个SSDC算子串联，CSSDC中的谐波增益等于所有的SSDC的增益的乘积。

5.根据权利要求4所述CSSDC使用“谐波增益”来设计SSDC算子，其特征在于所述谐波增益和SSDC算子的结构首先在dq坐标系下实现。然后，dq坐标系下的SSDC再转换到αβ坐标系下，这样可以避免将dq坐标系下的SSDC延迟引入PLL环路中，危害系统的稳定。数学上可以证明，αβ坐标系下的SSDC具有和dq坐标系下的SSDC一样的谐波增益，却不会危害系统的稳定，因为延迟已经在PLL环路外了。