[发明专利]一种非易失性存储器控制方法

说明书

技术领域

本发明涉及非易失性存储器控制方法。

背景技术

在最近的信息处理系统中，存在非易失性存储器(NVM)用作辅助存储设备或存储器的情况。非易失性存储器粗略地划分为支持利用利用大尺寸作为单元进行数据存取的闪存和能够以小单元执行高速随机存取的非易失性随机存储存储器(NVRAM)。这里，闪存的代表实例是NAND闪存。

另一方面，非易失性随机存取存储器的实例是电阻式RAM(ReRAM)等等。此外，相位变化RAM(PCRAM)、磁阻RAM(MRAM)等等是众所周知的。特别地，ReRAM能够利用具有大约几纳秒量级的较短持续时间的脉冲执行重写。为此，ReRAM作为能够执行高速操作的非易失性存储器使公众的关注。

在这种非易失性存储器的重写处理中，一般地，执行将数据重写到存储器单元中的写入过程，然后执行检验在重写时是否发生错误的检验过程。然后，当已经发生错误时，执行再次重写的重试处理。在写入处理和重试处理中，随着要同时重写的位数增加，重写所需电流也增加。例如，在NOR(负OR)闪存中，每个位的重写电流是大约100微安(μA)。为此，当同时重写8个位时，需要大约800μA的电流。进一步，写入处理和重试处理的执行时间对应于要同时写入的位数。例如，当同时重写8个位时的重写速度为大约1微秒(μs)时，256个位的写入处理和重试处理中的每一个需要大约8秒钟。

重写时可以提供的电流量通常受到电源的电流通路和容量中所允许的电流的限制。关于这点，作为对互连的连接至进行研究的结果，已经提出其中确保具有少量电压降的电流通路以增加可供应电流的非易失性存储器(例如，参考K.Aratani等人的“ANovelResistanceMemorywithHighScalabilityandNanosecondSwitching”，TechnicalDigestIEDM2007,pp783-786)。

发明内容

然而，以上所述的相关技术存在的问题在于，很难提高非易失性存储器的重写处理的吞吐量。当电流通路中允许的电流增加时，限制可供应电流量，除非电源容量增加。因此，存在的问题在于，很难将重写位的数量增加为等于或大于由电源的一次容量限制的位数量并且很难提高吞吐量。

期望提高非易失性存储器的重写处理的吞吐量。

根据本发明的第一实施例，提供存储器控制设备和存储器控制设备的控制方法，该控制设备包括写入控制单元，按顺序地指定多个存储单元中作为数据写入单元的存储块；写入处理单元，将写入数据写入指定的存储块中；检验单元，从写入了写入数据的存储块中读出读取数据，并且针对多个存储单元中的每一个检验读取数据是否与写入数据一致；重试阻止单元，阻止对多个存储单元中读取数据与写入数据一致的存储单元再次执行写入写入数据的重试处理；以及重试控制单元，当写入所有写入数据的多个存储单元中的任一存储单元中读取数据与写入数据不一致时，指定多个存储块中的至少一些存储块，并且同时执行重试处理。因此，当多个存储单元中的一个存储单元中读取数据与写入数据不一致时，指定多个存储块中的至少一些存储块，并且同时执行重试处理。

进一步，根据第一实施例，检验单元可以检验读取数据是否与写入数据一致，并且将读取数据与写入数据不一致的存储单元的数量进行计数以作为故障位数，以及当故障位数大于1且故障位数小于预定阈值时，重试控制单元指定多个存储块中的至少一些存储块并且同时执行重试处理。因此，获得其中当故障位数大于1且故障位数小于预定阈值时指定多个存储块中的至少一些存储块并同时执行重试处理的效果。

进一步，根据第一实施例，当故障位数不小于预定阈值时，重试控制单元可以按顺序地为每个存储块指定多个存储单元并执行重试处理。因此，获得其中当故障位数不小于预定阈值时为每个存储块顺序地指定多个存储单元并执行重试处理的效果。

进一步，根据第一实施例，预定阈值可以是不超过允许写入处理单元同时写入写入数据的存储单元的数量的值。因此，获得其中预定阈值不超过允许写入处理单元同时写入写入数据的存储单元的数量的效果。

进一步，根据第一实施例，写入处理单元可以向指定的存储块中的每个存储单元提供写入数据并写入写入数据。重试阻止单元可以阻止向读取数据与写入数据一致的存储单元提供数据并阻止重试处理的执行。因此，获得其中阻止了向读取数据与写入数据不一致的存储单元提供数据并且阻止重试处理的执行的效果。