[发明专利]一种用于跳频通信的锁相环快速锁定电路及其运行方法

说明书

技术领域

本发明涉及一种用于跳频通信的锁相环快速锁定电路及其运行方法，属于通信领域或锁相环频率综合器技术领域。

背景技术

跳频通信在军事通信、民用通信中都有着重要应用，跳频通信是利用扩频码序列进行频移键控，使载波频率不断跳变而扩展频谱的通信模式。跳频通信的频率综合器是系统的核心部分，锁相环为频率综合器的实现形式，其锁定速度直接决定了跳频速率，跳频速率决定了系统的抗干扰能力。

锁相环可以实现输出信号频率对输入信号频率的自动跟踪，在工作过程中，当输出信号频率与输入信号频率相等且相差固定时，输出电压与输入电压的相位被锁住。锁相环频率综合器包括晶体振荡器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器，其中，压控振荡器的输出作为频率综合器输出。

下面结合图1介绍锁相环频率综合器工作原理：压控振荡器的高频输出信号经分频后，反馈信号Fdiv与晶体振荡器产生的参考时钟信号Fref输入鉴频鉴相器，鉴频鉴相器比较两输入信号的相位差，产生输出电压，输出电压控制电荷泵产生充电或放电电流Icp，此电流对环路滤波器进行充电或放电，导致滤波器输出电压Vc增大或减小，Vc作为压控振荡器的输入，调整压控振荡器的输出信号频率，环路的负反馈特性使鉴频鉴相器两输入的相位差最终变为特定值，两输入的频率相等，实现频率综合。

锁相环频率综合器的主要性能指标有频率调谐范围、功耗、面积、锁定时间、相位噪声、参考杂散等。在跳频通信中由于频率不断跳变，需要锁相环频率综合器在极短的时间内达到锁定，故锁定时间为重要参数；与此同时，相位噪声直接决定了通信系统收发信息的数量，故相位噪声为另一重要指标。现有的锁相环频率综合器锁定时间较长、相位噪声大。

随着跳频通信技术在军事和民用领域的不断发展，对数据传输的速度和抗干扰能力要求不断提高，锁相环的快速锁定成为研究热点。

发明内容

针对现有技术的不足，本发明提供了一种用于跳频通信的锁相环快速锁定电路；

本发明还提供了上述锁相环快速锁定电路的运行方法。

本方法分别在加速锁定的原理、相位噪声和锁定时间(是否加速锁定)进行了改进，在保持相位噪声最优的同时，极大地缩短了锁定时间，取得了更优的效果。

术语解释

1、NMOS管，即N型金属氧化物半导体管。

2、PMOS管，即P型金属氧化物半导体管。

3、FHS，英文Frequency Hopping Signal的缩写，即跳频信号。

本发明的技术方案为：

一种用于跳频通信的锁相环快速锁定电路，包括晶体振荡器、鉴频鉴相器、电荷泵、可变带宽环路滤波器、压控振荡器、分频器，所述鉴频鉴相器、所述电荷泵、所述可变带宽环路滤波器、所述压控振荡器及所述分频器依次连接形成环路，所述锁相环快速锁定电路还包括分别与所述可变带宽环路滤波器连接的n个加速锁定电路，n为整数，n的取值范围为2-4；

所述加速锁定电路包括第一反相器INV1、电阻R_delay、电容Cx_delay、第二反相器INV2、PMOS管P1、NMOS管N1、电阻Rs、第三反相器INV3，所述第一反相器INV1、所述电阻R_delay、所述第二反相器INV2依次连接，所述电阻R_delay与所述第二反相器INV2的线路之间连接所述电容Cx_delay的一端，所述电容Cx_delay的另一端接地，所述第二反相器INV2连接所述PMOS管P1的栅极，所述PMOS管P1的漏极连接所述NMOS管N1的漏极，所述PMOS管P1的源极连接电源VDD，所述NMOS管N1的栅极连接所述第一反相器INV1，所述NMOS管N1的源极分别连接所述电阻Rs的一端及所述第三反相器INV3，所述电阻Rs的另一端接地；

所述n个加速锁定电路结构相同，电容Cx_delay的取值各不相同,Cx_delay＝τ/R_delay,n个加速锁定电路的τ取值分别为T、2T、…xT…nT；

所述可变带宽环路滤波器包括：滤波器电阻R0及与所述滤波器电阻R0分别并联的ROx，x的取值包括{1,2…x…n}，滤波器电容C0及与所述滤波器电容C0分别并联的C0x，滤波器电容C1及与所述滤波器电容C1分别并联的电容C1x；