[发明专利]具有低阈值电压的晶体管结构

说明书

技术领域

本发明主要是关于半导体领域的晶体管，更确切地说，旨在提供了一种相对于现有应用于高压工艺的晶体管结构而呈现为完全新型的低阈值电压晶体管结构，主张在传统晶体管的沟道长度为栅极多晶硅的宽度的基础上，通过改变本体区或阱区的尺寸，使其与栅极多晶硅只有一部分交叠，从而降低高压工艺中晶体管的低阈值电压。

背景技术

在某些高压工艺中，需要在硅片衬底加高压，因此所有非高压器件都必须在N型深阱中，以免受到衬底高压的影响。这样将导致这类高压工艺中缺失具有低阈值电压的原生晶体管(NativeTransistor)。在不增加额外光罩的前提下，也即兼容现有工艺和不造成额外的成本负担，如何来提供了一种相对于现有的晶体管结构呈现为完全新型的晶体管结构，从而足以降低该类高压工艺中晶体管的低阈值电压是一个很大的挑战。在通常情况下原生晶体管的阈值电压很低，某些情况下实质上接近0V并在零伏的基础而略微浮动，原生晶体管一般是在晶圆上的P导电类型的外延层直接作为原生晶体管的P型衬底，而普通N沟道类型的MOS晶体管的P型衬底为它的P型阱区，由于P型外延层的掺杂浓度由于制备工艺的缘故通常会很低，所以导致原生晶体管的阈值电压也相对很低，这种晶体管常用于低压的逻辑存储器及传输晶体管和下提拉管等。

一旦高压工艺要求在硅片的衬底上施加相对较高的电压，为了避免非高压器件受到衬底上所施加的高压的负面影响，非高压器件在位置上务必限定在N型的深阱区中，这样将导致这类高压工艺中缺失具有低阈值电压的原生晶体管。为了在不增加额外光罩的前提下，本发明基于提供了一种新型晶体管结构以降低该类高压工艺中晶体管的低阈值电压，主张在传统晶体管的沟道长度为栅极多晶硅的宽度的基础上，通过改变P阱区的尺寸，使其与栅极多晶硅只有一部分交叠，定义该器件的沟道长度为该交叠部分的尺寸，有效地缩小了沟道长度。在短沟道效应及穿通效应的作用下降低器件的阈值电压。本申请下文的内容即将详细介绍该等内容以克服现有技术存在的不足。

发明内容

在本发明的一个实施例中，提供了一种晶体管结构，包括第一导电类型的半导体层和位于该半导体层之上的第二导电类型的第一阱区，一个第一导电类型的第二阱区掺杂在第一阱区顶部的局部区域，并在第一阱区的顶部还掺杂有与第二阱区间隔开的第二导电类型的第一掺杂区，和在第二阱区的顶部掺杂有第二导电类型的第二掺杂区，及在第一、第二阱区各自位于第一、第二掺杂区之间的区域之上设置有一个栅极结构。

上述的晶体管结构，所述第一导电类型为P型以及所述第二导电类型为N型。

上述的晶体管结构，所述的第一掺杂区是晶体管的源极区，以及所述的第二掺杂区是晶体管的漏极区。

上述的晶体管结构，所述第二阱区的掺杂深度大于所述第一、第二掺杂区的掺杂深度。

上述的晶体管结构，在第一阱区的顶部形成有用于限定晶体管有源区的环形隔离沟槽，且隔离沟槽内部填充有绝缘材料，使第二阱区的掺杂轮廓从第一阱区中位于栅极结构下方的区域一直横向延伸到第一阱区中位于隔离沟槽下方的区域。

上述的晶体管结构，第二阱区的位于第一、第二掺杂区之间的区域与栅极结构构成交叠的部分的宽度定义为晶体管的沟道长度。

上述的晶体管结构，当在栅极结构上施加电压至晶体管导通时，在流经第一、第二掺杂区和沟道区的电流恒定的条件下，藉由调整沟道长度的方式，使沟道长度值越小晶体管的阈值电压越小。

上述的晶体管结构，沟道长度为0.55μm时阈值电压为1.0V，沟道长度为0.4μm时阈值电压为0.96V，沟道长度为0.25μm时阈值电压为0.77V和沟道长度为0.1μm时的阈值电压是0.45V。

附图说明

阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见：

图1是高压工艺中N型晶体管的基本架构。

图2是应用于高压工艺中一种低阈值电压晶体管结构截面图。

图3是应用于高压工艺中一种低阈值电压晶体管结构立体图。

图4是调节沟道长度而实现不同低阈值电压值的晶体管特性。

具体实施方式

下面将结合各实施例，对本发明的技术方案进行清楚完整的阐述，但所描述的实施例仅是本发明用作叙述说明所用的实施例而非全部的实施例，基于该等实施例，本领域的技术人员在没有做出创造性劳动的前提下所获得的方案都属于本发明的保护范围。