[发明专利]带有电荷陷阱和绝缘埋层衬底的制备方法

说明书

本发明提供了一种带有电荷陷阱和绝缘埋层衬底的制备方法，包括如下步骤：提供支撑衬底；在所述支撑衬底表面形成多晶层作为电荷陷阱；在所述多晶层表面形成覆盖层，所述覆盖层为非晶绝缘材料；抛光所述覆盖层的表面；以被抛光的表面作为键合面，与一器件衬底键合。本发明的优点在于，采用了非晶绝缘的覆盖层作为键合表面，避免了直接对多晶层实施抛光和键合，降低了抛光和键合的难度。

技术领域

本发明涉及半导体材料领域，尤其涉及一种带有电荷陷阱和绝缘埋层衬底的制备方法。

背景技术

现有技术中典型的带有绝缘埋层的衬底结构包括三层，依次是支撑层，支撑层表面的绝缘层，以及绝缘层表面的器件层。

如果将上述衬底用在射频领域，则对衬底的电学性质提出了更为苛刻的要求。射频信号在器件层中的传输会在支撑层中形成寄生电路，因而受到来自于支撑层的串扰。而且随着频率的升高，串扰的作用越来越明显。目前解决该问题的方式是使用高阻的衬底作为支撑层，高阻的支撑层能提高寄生电路的阻抗，降低串扰的效果。但是上述高阻的衬底却带来了表面寄生现象。通常情况下，绝缘层是二氧化硅，支撑层是轻掺的硅。但是在支撑层靠近绝缘层一侧的表面区域，受器件层中射频信号所产生的电场的影响，会形成一层较薄的反型层和累积层。因此，在支撑层和器件层之间会形成寄生电容。寄生电容会致使器件电路信号的损失。并且，支撑层靠近绝缘层一侧的表面区域的反型层仍然可以允许载流子流动，从而削弱了支撑层的高阻特性。

因此，提供一种带有电荷陷阱和绝缘埋层衬底的制备方法，满足射频器件对衬底的电学性质的要求，是现有技术亟待解决的问题。

发明内容

本发明所要解决的技术问题是，提供一种带有电荷陷阱和绝缘埋层衬底的制备方法，能够降低制造成本。

为了解决上述问题，本发明提供了一种带有电荷陷阱和绝缘埋层衬底的制备方法，包括如下步骤：提供支撑衬底；在所述支撑衬底表面形成多晶层作为电荷陷阱；在所述多晶层表面形成覆盖层，所述覆盖层为非晶绝缘材料；抛光所述覆盖层的表面；以被抛光的表面作为键合面，与一器件衬底键合。

可选的，所述覆盖层的材料选自于氧化硅、氮化硅、以及氮氧化硅中的一种。

可选的，所述器件衬底用于键合的表面上具有绝缘层，并通过所述绝缘层与所述覆盖层的被抛光表面进行键合；所述绝缘层与覆盖层的材料相同。

可选的，在形成覆盖层之前，进一步包括抛光所述多晶层的步骤。

本发明的优点在于，采用了非晶绝缘的覆盖层作为键合表面，避免了直接对多晶层实施抛光和键合，降低了抛光和键合的难度。

附图说明

附图1所示是本发明提供的具体实施方式的实施步骤示意图

附图2A至附图2D所示是本发明提供的具体实施方式的工艺示意图。

具体实施方式

下面结合附图对本发明提供的带有电荷陷阱和绝缘埋层衬底的制备方法的具体实施方式做详细说明。

附图1所示是本具体实施方式的实施步骤示意图，包括：步骤S10，提供支撑衬底；步骤S11，在所述支撑衬底表面形成多晶层作为电荷陷阱；步骤S12，在所述多晶层表面形成覆盖层；步骤S13，抛光所述覆盖层的表面；步骤S14，以被抛光的表面作为键合面，与一器件衬底键合。

附图2A至附图2D所示是本具体实施方式的工艺示意图。

附图2A所示，并参考步骤S10，提供支撑衬底200。所述支撑衬底200可以是非掺杂的高阻衬底，也可以是具有掺杂元素的非高阻衬底。对于射频器件的应用，优选为高阻衬底。所述支撑衬底200的材料可以是单晶硅，也可以是其他常见的半导体材料。