[发明专利]一种射频识别读写器芯片的验证方法及系统

说明书

技术领域

本发明涉及射频识别(RadioFrequencyIdentification，RFID)技术领域，尤其涉及一种射频识别读写器芯片的验证方法及系统。

背景技术

与条形码、磁卡、接触式集成电路卡(IntegratedCircuitCard，IC卡)等其它自动识别技术相比，即RFID技术具有识别过程无须人工干预、可同时识别多个目标、信息存储量大、可工作于各种恶劣环境等优点。因此，RFID技术已经被广泛地应用于固定资产管理、生产线自动化、动物和车辆识别、公路收费、门禁系统、仓储、商品防伪、航空包裹管理、集装箱管理等领域。

大部分RFID读写器的芯片都兼容多种通信协议、编码方式、解码方式、通信速率、调制解调、防冲突算法、CRC校验算法等，如此复杂的电路设计容易出现各种难以想象的边界问题，影响芯片的可靠性。

在芯片设计阶段以及完成设计后，均要做大量的验证工作，确保芯片工作的稳定性和可靠性，避免芯片运行期间出现问题。由于芯片设计周期较长，从设计到投片需要半年以上时间，仅仅芯片制造就要花费3个月左右时间，如果等到芯片制造完毕，测试发现问题，那么重新设计则需要花费更多时间，严重影响芯片上市时间。

为了保证芯片的正确性、完备性与安全性，必须更加重视验证的过程。如果测试数据量太小的话，不足以找出潜在的问题，因而需要使用大量的数据加以验证。然而，由于数据量大，采用人工比对的方法不合实际。

发明内容

本发明的目的在于克服现有技术的不足，本发明提供了一种射频识别读写器芯片的验证方法及系统，可以节省RFID读写器芯片的验证时间，提高芯片验证的有效性，提高芯片工作的稳定性和可靠性。

为了解决上述问题，本发明提出了一种射频识别读写器芯片的验证方法，所述方法包括：

对射频识别读写器芯片的各模块进行单独验证，获得各模块的单独验证结果；

将各模块进行连接，对所有模块进行模块联调验证，获得系统级验证结果；

将所有模块放于硬件平台验证，根据实际的应用场景模拟相应的传输流程，开发相应的硬件平台；

自动生成测试数据，对所有模块进行仿真验证。

优选地，所述自动生成测试数据，对所有模块进行仿真验证的步骤，包括：

将射频识别读写器芯片的数字电路通过逻辑综合后烧写到现场可编程门阵列(Field-ProgrammableGateArray，FPGA)开发板中；

与FPGA开发板通信，获取FPGA开发板的输出信号；

比较FPGA开发板的输出信号和期望响应输出信号，获得验证结果。

相应地，本发明还提供一种射频识别读写器芯片的验证系统，所述系统包括：

单独验证模块，用于对射频识别读写器芯片的各模块进行单独验证，获得各模块的单独验证结果；

系统级验证模块，用于将各模块进行连接，对所有模块进行模块联调验证，获得系统级验证结果；

硬件验证平台，用于将所有模块放于硬件平台验证，根据实际的应用场景模拟相应的传输流程，开发相应的硬件平台；自动生成测试数据，对所有模块进行仿真验证。

优选地，所述硬件验证平台包括：

FPGA开发板，用于将射频识别读写器芯片的数字电路通过逻辑综合后烧写到FPGA开发板中；

JTAG接口，用于与FPGA开发板通信，获取FPGA开发板的输出信号；

结果对比模块，用于比较FPGA开发板的输出信号和期望响应输出信号，获得验证结果。

优选地，所述硬件验证平台还包括：

矢量生成模块，用于产生测试激励信号。

优选地，所述硬件验证平台还包括：

期望响应生成模块，用于产生期望响应输出信号。

在本发明实施例中，在RFID读写器芯片设计阶段以及完成设计后对芯片进行自动验证，可以在使用大量测试数据的前提下，节省人工成本，缩短芯片的验证时间，提高芯片验证的有效性，提高芯片工作的稳定性和可靠性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1是本发明实施例的射频识别读写器芯片的验证方法的流程示意图；

图2是本发明实施例中对所有模块进行仿真验证的流程示意图；