[发明专利]高精度逐次逼近型模数转换器及其基于DNL的性能提升方法

权利要求书

1.一种高精度逐次逼近型模数转换器，其特征在于，包括冗余权重电容阵列、比较器、编码重建电路、权重存储电路和控制逻辑电路；其中，

所述冗余权重电容阵列接收外部输入电压Vin+和Vin-，在所述控制逻辑电路的控制下，产生输出电压Vout+和Vout-，并送入所述比较器进行比较，根据比较器的比较结果，在所述控制逻辑电路的控制下，依次控制每位电容参与电压加减运算，重新产生输出电压Vout+和Vout-，送入比较器进行比较，如此循环，直到最后一位电容完成电压加减运算，冗余权重电容阵列结合权重存储电路，实现电容失配误差数字校正，避免模数转换器失码；

所述比较器比较所述冗余权重电容阵列的输出电压Vout+和Vout-，若Vout+大于Vout-，比较器输出为1，否则，比较器输出为0；

所述编码重建电路根据比较器输出结果和所述权重存储电路中根据DNL提取的实际电容权重，计算逐次逼近型模数转换器的输出码；

所述权重存储电路存储根据差分非线性DNL提取的实际电容权重；

所述控制逻辑电路控制所述冗余权重电容阵列在采样阶段采集输入电压，以及在转换阶段根据比较器输出结果控制冗余权重电容阵列的相应权重电容实现电压加减运算。

2.根据权利要求1所述的高精度逐次逼近型模数转换器，其特征在于，所述冗余权重电容阵列包括n位有效电容和至少r位冗余电容，每1位有效电容和冗余电容包含的电容个数均为2的整数倍；其中，第n位有效电容为C_n，第n-1位有效电容为C_n-1，…，第1位有效电容为C₁，C_n为最高权重有效电容且权重为W_n，C₁为最低权重有效电容且权重为W₁；第r位冗余电容为C'_r，第r-1位冗余电容为C'_r-1，…，第1位冗余电容为C'₁，C'_r为最高权重冗余电容且权重为W'_r，C'₁为最低权重冗余电容且权重为W'₁，所述冗余权重电容阵列可包含C'_r，…，C'₁中一位或多位冗余电容进行模数转换，且每一个冗余权重的冗余电容至少有一位。

3.根据权利要求2所述的高精度逐次逼近型模数转换器，其特征在于，所述冗余电容位于与其权重相同的有效电容之后。

4.根据权利要求2所述的高精度逐次逼近型模数转换器，其特征在于，工艺和电路结构决定的电容失配误差最大值为N_{mismatch_max}个LSB，则所述冗余权重电容阵列需要的最小冗余权重个数为N_{r_min}＝1+log₂(N_{mismatch_max})。

5.根据权利要求1所述的高精度逐次逼近型模数转换器，其特征在于，所述冗余权重电容阵列和比较器同时采用差分结构连接或同时采用单端结构连接。

6.一种基于差分非线性DNL的性能提升方法，该方法适于权利要求1-5中任一项所述的高精度逐次逼近型模数转换器，其特征在于，该方法包括以下步骤：

冗余权重电容阵列接收外部输入电压Vin+和Vin-进行采样，采样后产生输出电压Vout+和Vout-，并送入比较器进行比较；

比较器比较输出电压Vout+和Vout-，得到比较输出结果；

根据比较输出结果，控制逻辑电路控制冗余权重电容阵列的相应权重电容进行电压加减运算，并重新产生输出电压Vout+和Vout-，送入比较器进行比较，如此循环，直到最低权重位电容完成电压加减运算，冗余权重电容阵列结合权重存储电路，实现电容失配误差数字校正，避免模数转换器失码；

编码重建电路存储每次比较输出结果，并读取权重存储电路中根据DNL提取的实际电容权重，计算出逐次逼近型模数转换器的输出码。