[发明专利]一种访问间接寻址寄存器的方法及电子设备

说明书

本发明提供了一种访问间接寻址寄存器的方法及电子设备，所述方法应用于接口电路中，所述接口电路连接中央处理器CPU和多个存储单元，每个存储单元包含多个间接寻址寄存器，所述方法包括：所述接口电路根据第一直接寻址寄存器中存储的间接访问选择信号，选中至少两个存储单元；所述接口电路根据第二直接寻址寄存器中存储的间接偏移地址，依次从每个选中的存储单元中选择具有所述间接偏移地址的寄存器，作为所述CPU请求并行访问的间接寻址寄存器，所述间接偏移地址为所述间接寻址寄存器在所属的存储单元中的地址。

技术领域

本发明涉及通信技术领域，尤其涉及一种访问间接寻址寄存器的方法及电子设备。

背景技术

目前，CPU(中文：中央处理器；英文：Central Processing Unit)访问寄存器的方式有两种：直接寻址和间接寻址。下面主要对间接寻址做简要说明。

以CPU向一个间接寻址寄存器写入数据为例，具体过程为：首先，CPU通过接口电路启动对间接寻址寄存器的写操作。接着，接口电路对间接寻址地址进行译码，根据译码结果选择出CPU请求访问的间接寻址寄存器。

其中，CPU通过接口电路启动对间接寻址寄存器的写操作具体包括以下步骤：第一步：CPU访问接口电路中的一个直接寻址寄存器，配置间接访问的类型，例如：读操作或者写操作。第二步：CPU访问接口电路中的另一直接寻址寄存器，配置间接访问地址。第三步：CPU访问接口电路中的又一直接寻址寄存器，配置写入的数据。第四步：CPU访问接口电路中的另一直接寻址寄存器，启动间接访问写操作。可见，CPU通过接口电路启动对间接寻址寄存器的写操作，需要访问接口电路中的4个直接寻址寄存器，需要花费4个访问周期。

随着CPU需要处理的数据量越来越大，CPU对单位时间内能够访问到的间接寻址寄存器的个数提出了更高的要求。现有的间接寻址方案中，CPU通过接口电路启动对间接寻址寄存器的写操作或者读操作，需要花费多个访问周期，导致CPU访问间接寻址寄存器的效率低。此外，由于在CPU通过接口电路启动一次对间接寻址寄存器的写操作或者读操作的过程中，CPU仅在直接寻址寄存器中配置了一个间接寻址地址，所以接口电路仅能获得一个间接寻址地址，对一个间接寻址地址译码后选中一个存储单元，并从选中的一个存储单元中选择出一个间接寻址寄存器，导致CPU花费多个访问周期只能访问到一个间接寻址寄存器，进一步降低了CPU访问间接寻址寄存器的效率。

综上，现有技术中间接寻址存在的技术问题是访问间接寻址寄存器的效率低。

发明内容

本发明实施例提供一种访问间接寻址寄存器的方法及电子设备，用以提高访问间接寻址寄存器的效率。

本发明实施例第一方面提供了一种访问间接寻址寄存器的方法，应用于接口电路中，所述接口电路连接中央处理器CPU和多个存储单元，每个存储单元包含多个间接寻址寄存器，所述方法包括：

所述接口电路根据第一直接寻址寄存器中存储的间接访问选择信号，选中至少两个存储单元；

所述接口电路根据第二直接寻址寄存器中存储的间接偏移地址，依次从每个选中的存储单元中选择具有所述间接偏移地址的寄存器，作为所述CPU请求并行访问的间接寻址寄存器，所述间接偏移地址为所述间接寻址寄存器在所属的存储单元中的地址。

结合第一方面，在第一方面的第一种可能的实现方式中，在所述接口电路根据第一直接寻址寄存器中存储的间接访问选择信号，选中至少两个存储单元之前，所述方法还包括：

所述接口电路确定表示所述间接访问选择信号的N种比特序列和每个存储单元是否被选中的对应关系；

所述接口电路根据第一直接寻址寄存器中存储的间接访问选择信号，选中至少两个存储单元，具体为：

所述接口电路根据所述对应关系和所述第一直接寻址寄存器中存储的表示所述间接访问选择信号的比特序列，选中所述至少两个存储单元。