[发明专利]平面布局最佳化的堆栈式影像传感器及其方法

说明书

一种平面布局最佳化的堆栈式影像传感器及用于设计该传感器的方法。传感器层包括分割成PSA群组的多个PSA；电路层包括每一个通讯式耦合于不同的PSA的多个ADC；每一个ADC半对齐于有关与其通讯式耦合的PSA的PSA群组。ADC的平面布局最大化在电路层上相连且不被ADC间断的全域型空间。所导致的电路层平面布局具有与一个或多个包括ADC的局部型空间交错的一个或多个全域型空间。

背景技术

以用于制造集成电路(integrated circuits，IC)的互补金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)科技制造的影像系统的发展已使照像机在大批量消费产品中无所不在，包括行动计算装置和汽车产品。

影像传感器包括一个用于检测光的影像传感器和读出电路。CMOS该影像传感器包括像素数组，其中每一个像素将入射在其上的光转换成一电讯号来让读出电路读取。在电路层上的读出电路包括内存、影像讯号处理器、硅通孔和一个或多个模拟-数字转换器(analog-to-digital converter，ADC)。

各种先前技术的CMOS影像传感器具有不同数目的ADC。具有传感器级模拟到数字(A/D)转换的传感器有一个用来接收来自该影像传感器所有像素的讯号的ADC。具有列级A/D转换的传感器有一个供每一个像素列专用的ADC。具有像素级A/D转换的传感器有一个供每一个单独的像素专用的ADC。

在习用的CMOS影像传感器中，影像传感器和读出电路两者皆驻留在同一层上。在堆栈式的影像传感器中，影像传感器驻留在一传感器层上而读出电路驻留在位于传感器层下方的单独的电路层上。通过堆栈所述传感器层和电路层，制造商可以将一给定尺寸的影像传感器安装在一个较小的基板上，或将较大的影像传感器安装在给定尺寸的基板上。

堆栈式影像传感器的电路层具有多个ADC，每一个ADC连接到由传感器层的像素数组的相连的像素子集形成的一个不同的像素子数组(pixel sub-array，PSA)。通过具有多个且每一个专用于相应的像素子集的ADC，这样的配置可类似于具有列级A/D的非堆栈式传感器。

发明内容

根据一实施例，提供一种平面布局最佳化的堆栈式影像传感器被。所述平面布局最佳化的堆栈式影像传感器包括传感器层和电路层；所述传感器层包括多个形成一个相连的二维像素数组的像素子数组(PSA)；所述电路层包括局部型空间，该局部型空间具有与一个不被模拟-数字转换器中断的相连的全域型空间交错的多个模拟-数字转换器(ADC)；该模拟-数字转换器系被设置以最大化该至少一个相邻的全域型空间。

根据另一个实施例，提供一种用于最佳化一种堆栈式影像传感器的平面布局的方法。根据该方法，在该像素数组内的PSA的数目能被决定。每一个PSA被分割成形成一个PSA群组的二维数组的PSA群组。通过在该像素数组群组的一列下方的每一个电路层区域内选择一定数目的用于放置ADC的位置，形成一个不间断且相连的全域型空间，其中该ADC位置的数目是至少在该PSA群组的该列中的PSA的数目。

附图说明

图1显示在实施例中的平面布局最佳化的堆栈式影像传感器结合于对物体成像中的照相机。

图2显示先前技术中的传感器层和对应的先前技术中的电路层。

图3显示在实施例中，图1中的平面布局最佳化的堆栈式影像传感器的传感器层和对应的电路层。

图4显示在实施例中，图1的传感器层的一部分及电路层相应的一部分的进一步示例性细节。

图5显示图4的电路层部分的俯视图。

图6显示在实施例中，具有三个全域型空间的电路层的俯视图。

图7显示在一实施例中电路层的俯视图，其具有一个位于该电路层的中心并占据电路层109长度的三分之一的全域型空间。