[发明专利]P型埋层覆盖型超结横向双扩散金属氧化物半导体场效应管有效
申请号: | 201510112699.5 | 申请日: | 2015-03-13 |
公开(公告)号: | CN104733534B | 公开(公告)日: | 2017-08-29 |
发明(设计)人: | 段宝兴;李春来;杨银堂;马剑冲;袁嵩 | 申请(专利权)人: | 西安电子科技大学 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/36 |
代理公司: | 西安智邦专利商标代理有限公司61211 | 代理人: | 胡乐 |
地址: | 710071*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 型埋层 覆盖 型超结 横向 扩散 金属 氧化物 半导体 场效应 | ||
技术领域
本发明涉及半导体功率器件技术领域,具体涉及一种超结横向双扩散金属氧化物半导体场效应管。
背景技术
横向高压功率半导体器件LDMOS(Lateral Double-diffused MOSFET)是指的具有横向沟道结构的高压功率MOS器件。由于这类器件的漏极、源极和栅极都在芯片的表面,易于通过内部连接与低压信号电路集成,故在高压集成电路(HVIC)和功率集成电路(PIC)中作为技术的关键。但在功率MOS器件设计中,导通电阻(Ron)随着击穿电压(BV)以2.5次方的速度增加,使得功率MOS的高压应用受到很大的限制。
超结(super junction)结构是交替排列的N型柱区和P型柱区,如果用超结结构来取代LDMOS的漂移区,就形成了超结LDMOS,简称SJ-LDMOS。理论上,超结结构通过N型柱区和P型柱区之间的电荷平衡能够得到高的击穿电压,而通过重掺杂的N型柱区和P型柱区可以获得很低的导通电阻,因此,超结器件可以在击穿电压和导通电阻两个关键参数之间取得一个很好的折衷。
但是对于SJ-LDMOS,由于衬底辅助耗尽N型柱区(或P型柱区),使得器件击穿时,P型柱区(或N型柱区)不能完全耗尽,打破了N型柱区和P型柱区之间的电荷平衡,降低了SJ-LDMOS器件的横向击穿电压。
发明内容
本发明提出一种P型埋层覆盖型超结横向双扩散金属氧化物半导体场效应管,以解决衬底辅助耗尽效应降低了SJ-LDMOS的击穿电压的问题,并且改善击穿电压与比导通电阻之间的矛盾关系,实现了高的击穿电压和低的比导通电阻。
本发明方案如下:
P型埋层覆盖型超结横向双扩散金属氧化物半导体场效应管,包括:
P型半导体衬底;
位于所述P型半导体衬底上N型外延层一部分表面的P型基区;
位于所述P型基区部分表面的N型源区;
对应于所述P型半导体衬底上N型外延层另一部分表面的超级结区,包括N型柱区和P型柱区;超级结区的N型柱区和P型柱区均与P型基区邻接;
位于超级结区部分表面的N型漏区;
其特殊之处在于:
超级结区的下表面与所述P型半导体衬底上N型外延层另一部分表面之间具有一层N型buffer层;
在N型柱区的部分上表面覆盖有与所述N型漏区邻接的P型掺杂埋层,该N型柱区的部分上表面与其另一部分上表面存在高度差,以使P型掺杂埋层与P型基区隔离;所述另一部分上表面与P型柱区的上表面平齐。
基于上述基本方案,本发明还进一步做如下优化限定和改进:
上述P型掺杂埋层和N型buffer层的掺杂浓度大于P型半导体衬底的掺杂浓度。
上述N型柱区的表面为阶梯形式分出两个部分以体现所述高度差。应当认识到,这里所说的阶梯形式应作广义理解,即并不要求为平整的阶梯。
上述超级结区采用N型柱区与P型柱区横向周期间隔排放,各个N型柱区的宽度相同,各个P型柱区的宽度相同。进一步的,每个N型柱区与每个P型柱区的宽度最好也相同。
上述P型掺杂埋层的横截面为规则图形(当然,也可以为不规则的图形),以圆形或矩形为佳。
上述P型掺杂埋层的纵截面为规则图形(当然,也可以为不规则的图形),以圆形或矩形为佳。
上述P型掺杂埋层的浓度是均匀的(当然,也可以是非均匀的)。
本发明的有益效果如下:
通过在超级结区上下引入P型埋层和N型buffer层,补偿了超级结内N型柱区和P型柱区之间的电荷不平衡,克服了衬底辅助效应,提高了击穿电压;同时,P型埋层可以提高N型漂移区的浓度,降低比导通电阻。因此比一般的方案击穿电压和比导通电阻的优化可以得到进一步的提升。
本方案器件制造简单,可操作性较强。
附图说明
图1为本发明P型埋层覆盖型超结横向双扩散金属氧化物半导体场效应管的三维示意图。
图2是该结构漂移区沿AOC方向的截面图。
具体实施方式
参见图1和图2,下面以一种P型埋层覆盖型N沟道超结横向双扩散金属氧化物半导体场效应管为例来具体介绍本发明实施例中新结构:
P型埋层覆盖型N沟道超结横向双扩散金属氧化物半导体场效应管,包括:
P型半导体衬底1;
位于所述P型半导体衬底上N型外延层9表面相邻接的P型基区2和N型buffer层3;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510112699.5/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类