[发明专利]Flash器件源极多晶硅的形成方法

说明书

技术领域

本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种Flash器件源极多晶硅(Source Poly)的形成方法。

背景技术

如图1所示，是现有Flash器件源极多晶硅的形成方法在CMP前的器件结构示意图；如图2所示，是现有Flash器件源极多晶硅的形成方法在CMP后的器件结构示意图；现有Flash器件源极多晶硅的形成方法包括如下步骤：

步骤一、在半导体衬底如硅衬底101中形成场氧隔离结构102，场氧隔离结构102为浅沟槽隔离结构或局部场氧隔离结构。在半导体衬底101表面依次形成栅介质层如栅氧化层103、多晶硅栅104和氮化硅层105的叠加结构。

步骤二、采用光刻刻蚀工艺依次对氮化硅层105、多晶硅栅104和栅介质层103进行刻蚀打开源区形成区域，所述源区形成区域的所述氮化硅层105、所述多晶硅栅104和所述栅介质层103都被去除并露出所述半导体衬底101表面，所述源区形成区域的所述氮化硅层105的开口大于所述多晶硅栅104的开口。

步骤二中的光刻刻蚀工艺同时定义并刻蚀出由栅介质层103、多晶硅栅104和氮化硅层105的叠加形成的栅极结构，而源区形成区域位于两个栅极结构之间并被两个相邻的FLASH器件的单元结构共用。

步骤三、在第一侧墙106和第二侧墙107形成之前，在源区形成区域底部的半导体衬底101中进行多次离子注入形成第一离子注入区108，第一离子注入区108的离子注入为单元离子注入(cell IMP)，注入杂质为P型的硼元素，第一离子注入区108用于调整浮栅下方沟道的阈值电压，以保证浮栅的打开和关断操作功能。

在第一侧墙106和第二侧墙107形成之前，在所述栅极结构的所述多晶硅栅104选定区域中进行离子注入形成浮栅注入(FLGT IMP)区110。浮栅注入区110的注入杂质P型硼元素，浮栅注入区110用于调整字线下方沟道的阈值电压，以保证字线的打开和关断操作功能。

在所述源区形成区域的侧面形成第一侧墙106和第二侧墙107，所述第一侧墙106位于所述多晶硅栅104侧面，所述第二侧墙107位于所述第一侧墙106顶部的所述氮化硅层105的侧面，所述第二侧墙107的底部还和所述多晶硅栅104的顶角交叠。所述第二侧墙107的材料一般为HTO膜，HTO膜为高温氧化膜(Hot Temperature Oxide)。HTO膜一般采用LPCVD工艺生长，采用N₂O，SiH₄或SiH₂Cl₂作为反应气体，生长达到800℃作用或以上。

在第一侧墙106和第二侧墙107形成之后，进行多次离子注入形成第二离子注入区109，第一离子注入区108的离子注入为高压编程注入(HVII IMP)，第一离子注入区108的注入杂质采用N型的砷和磷元素；其中，砷离子注入是为了在多晶硅和衬底之间形成良好的欧姆接触，减少接触电阻；其中磷离子注入是为了形成一个较深的且具有一定宽度并部分扩展到浮栅之下的结，其中浮栅由所述多晶硅栅104组成，从而保证浮栅与源极多晶硅111a之间产生合适的感生电压比例；另一方面，两道离子注入形成的结又可以具有足够高的结击穿电压，保证源极多晶硅111a高压下的编程操作。

步骤四、进行多晶硅层111生长，所述多晶硅层111将所述源区形成区域的开口完全填充并延伸到所述源区形成区域外的所述氮化硅层105的表面。

步骤五、采用化学机械研磨(CMP)工艺对多晶硅层111进行研磨，所述氮化硅层105作为所述化学机械研磨工艺的终止层，并由研磨后填充于所述源区形成区域开口中的所述多晶硅层111组成源极多晶硅111a。

在现有工艺中，步骤四中的多晶硅层111的生长使用温度较高如650℃的未掺杂多晶硅(Undoped-Poly)取代580℃的掺杂多晶硅(Doped Poly)，以期改善Flash器件的擦除性能(erase performance)。但是当多晶硅层111的生长温度增加后，多晶硅层111的薄膜性能也会相应的改变，这会导致在步骤五的CMP研磨速率的改变，经测试可知，如650℃时形成的多晶硅的CMP研磨速率是580℃时形成的多晶硅的CMP研磨速率的4倍，而多晶硅的掺杂与否对CMP研磨速率的影响不大。