[发明专利]降低小延迟缺陷过测试的热驱动可测试性设计结构与方法

说明书

技术领域

本发明涉及集成电路测试技术领域，特别涉及一种降低小延迟缺陷过测试的热驱动可测试性设计结构。

背景技术

随着半导体技术越来越精密，电路里面的门越来越密集，电路在正常工作中的跳变数会越来越多，而测试过程中的电路跳变数比正常工作的跳变数还要高很多倍，因此大量的单位时间电路跳变数会是电路上产生很多过热的区域，称之为热点(hotspot)区域，同时，也会导致电路的温度分布很不均匀。由于电路的跳变数越来越多，电路的功耗也越来越高，而过高的电路功耗，会导致电路需要更高的测试成本，同时会降低电路的寿命。以上现象，也会使得电路里部分路径的延迟增加。因此，一些本来无故障的电路就会被误测为有故障的电路，这样会降低电路的良率同时会是成本增加。基于以上的问题，就需要去分析电路测试过程中，被误测为故障的电路发生原因。

在电路被测试的过程中，由于电阻压降(IR-drop)或者过热，电路的延迟会增加。在三维电路中，过热的问题由于三维电路的高密度尤为严重。温度警报(thermal emergency)表示电路中一条路径由于过热的原因其额外的延迟超过了其时间松弛(slack)。因此，一些本来无故障的电路就会被误测为有故障的电路，导致误测现象发生。

如果电路中的一条路径由于路径中的故障导致其延迟超过了给定的时间松弛，就会产生一条路径的延迟故障。小延迟故障(SDD)是由于电路串扰(crosstalk)、工艺偏差(process variation)和电源噪声(power supply noise)导致的。它们会潜在的导致电路发生时间故障。小延迟故障的延迟会使得较长的路径成为故障路径。敏化短路径的跳变测试向量不会检测到小延迟故障。以往的学术界虽然有不少降低电路温度和分析电源噪声的研究，例如有些学者通过利用新的测试结构降低了电路温度，有些学者通过利用一个全局平均电压信息来估算电阻压降。但是都没有很好的降低温度警报，从而降低过测试的数目。而为了降低电路测试过程中的功率/能量消耗，很多扫描测试结构也被学者们提出，然后迄今为止仍然没有一个行之有效的降低小延迟缺陷过测试的热驱动可测试性结构。

发明内容

本发明旨在至少解决上述技术问题之一。

为此，本发明的目的在于提出一种可以有效降低小延迟缺陷过测试的降低小延迟缺陷过测试的热驱动可测试性设计结构。

为了实现上述目的，本发明的实施例公开了一种降低小延迟缺陷过测试的热驱动可测试性设计结构，包括：n个扫描链组，其中，每个扫描链组包括k个子扫描链，所述k个子扫描链由电路中的每条原始扫描链划分得到；n个多路输出选择器DMUX，所述n个DMUX一一对应地设置在n个扫描输入端和所述n个扫描链组的输入端之间；n个第一多路复用器MUX，所述n个MUX一一对应地设置在n个扫描输出端和所述n个扫描链组的输出端之间；以及控制单元，所述控制单元分别与所述n个扫描链组、所述n个DMUX和所述n个MUX相连，用于控制n个扫描链组中的k个子扫描链依次进行测试，同时，控制所述n个DMUX将由n个扫描输入端接收的测试数据传输到相应的子扫描链，以及控制所述n个MUX将相应的子扫描链的测试结果通过所述n个扫描输出端输出。

根据本发明实施例的降低小延迟缺陷过测试的热驱动可测试性设计结构，可以有效降低小延迟缺陷过测试的降低小延迟缺陷过测试的热驱动可测试性设计结构，同时降低电路测试过程中的功耗。

另外，根据本发明上述实施例的降低小延迟缺陷过测试的热驱动可测试性设计结构还可以具有如下附加的技术特征：

在一些示例中，所述控制单元包括：工作状态切换端口x、测试端口test、时钟信号输入端口clk、长度为k的寄存器和n个子控制单元，其中，所述n个子控制单元分别与所述工作状态切换端口x、测试端口test、时钟信号输入端口clk和所述寄存器相连，以根据工作状态切换信号、测试信号、时钟信号和所述寄存器的值控制n个扫描链组中的k个子扫描链依次进行测试，同时，控制所述n个DMUX将由n个扫描输入端接收的测试数据传输到相应的子扫描链，以及控制所述n个MUX将相应的子扫描链的测试结果通过所述n个扫描输出端输出。