[发明专利]降低小延迟缺陷过测试的热驱动可测试性设计结构与方法

权利要求书

1.一种降低小延迟缺陷过测试的热驱动可测试性设计结构，其特征在于，包括：

n个扫描链组，其中，每个扫描链组包括k个子扫描链，所述k个子扫描链由电路中的每条原始扫描链划分得到；

n个多路输出选择器DMUX，所述n个多路输出选择器DMUX一一对应地设置在n个扫描输入端和所述n个扫描链组的输入端之间；

n个第一多路复用器MUX，所述n个第一多路复用器MUX一一对应地设置在n个扫描输出端和所述n个扫描链组的输出端之间；以及

控制单元，所述控制单元分别与所述n个扫描链组、所述n个多路输出选择器DMUX和所述n个第一多路复用器MUX相连，用于控制n个扫描链组中的k个子扫描链依次进行测试，同时，控制所述n个多路输出选择器DMUX将由n个扫描输入端接收的测试数据传输到相应的子扫描链，以及控制所述n个第一多路复用器MUX将相应的子扫描链的测试结果通过所述n个扫描输出端输出，并且所述控制单元包括：工作状态切换端口x、测试端口test、时钟信号输入端口clk、长度为k的寄存器和n个子控制单元，其中，所述n个子控制单元分别与所述工作状态切换端口x、测试端口test、时钟信号输入端口clk和所述寄存器相连，以根据工作状态切换信号、测试信号、时钟信号和所述寄存器的值控制n个扫描链组中的k个子扫描链依次进行测试，同时，控制所述n个多路输出选择器DMUX将由n个扫描输入端接收的测试数据传输到相应的子扫描链，以及控制所述n个第一多路复用器MUX将相应的子扫描链的测试结果通过所述n个扫描输出端输出。

2.根据权利要求1所述的降低小延迟缺陷过测试的热驱动可测试性设计结构，其特征在于，所述子控制单元包括：

第一与门，所述第一与门的第一输入端与所述工作状态切换端口x相连，其中，n个子控制单元的n个第一与门的第二输入端分别一一对应地与所述寄存器的第1至第k位相连；

保持门闩，所述保持门闩的第一输入端与所述第一与门的输出端相连，所述保持门闩的第二输入端连接保持信号hold；

第二与门，所述第二与门的第一输入端与所述时钟信号输入端口clk相连，所述第二与门的第二输入端与所述保持门闩的输出端相连；

第二多路复用器mux，所述第二多路复用器mux分别与所述时钟信号输入端口clk、所述第二与门的输出端以及所述测试端口test相连，所述第二多路复用器mux的输出端与所述n个扫描链组相连。

3.根据权利要求2所述的降低小延迟缺陷过测试的热驱动可测试性设计结构，其特征在于，其中，

当处于电路测试状态时，所述工作状态切换端口x置1，当处于电路工作状态时，所述工作状态切换端口x置0；

当处于电路工作状态、测试发起状态和测试捕获状态时，所述测试端口test都赋值为0，所述测试端口test置0，当处于测试数据移位状态时，所述测试端口test置1；

当处于测试发起状态和测试捕获状态时，所述时钟信号输入端口clk向所述降低小延迟缺陷过测试的热驱动可测试性设计结构输入时钟信号。

4.根据权利要求2所述的降低小延迟缺陷过测试的热驱动可测试性设计结构，其特征在于，所述寄存器的初始状态是第1位置1，其余位置0。

5.根据权利要求1-4任一项所述的降低小延迟缺陷过测试的热驱动可测试性设计结构，其特征在于，每个多路输出选择器DMUX包括k个输出端，所述k个输出端一一对应地与相应的扫描链组的k个子扫描链的输入端相连。

6.根据权利要求1-4任一项所述的降低小延迟缺陷过测试的热驱动可测试性设计结构，其特征在于，每个多路输出选择器DMUX的每个输出端分别与相应的扫描链组的k个子扫描链中的多个子扫描链的输入端相连。

7.根据权利要求6所述的降低小延迟缺陷过测试的热驱动可测试性设计结构，其特征在于，还包括：

n个XOR网络，所述n个XOR网络设置在所述n个第一多路复用器MUX和所述n个扫描链组的输出端之间。