[发明专利]存储器系统

说明书

本申请是分案申请，原申请的申请号为200880006535.2，申请日为2008年9月8日，发明名称为“存储器系统”。

技术领域

本发明涉及一种存储器系统，例如具有NAND闪速存储器的存储器系统。

背景技术

近来，非易失性半导体存储器被用于例如大型计算机、个人计算机、家用电器、便携电话等的各个部分中。特别地，NAND闪速存储器是这样的非易失性半导体存储器，其是可电重写的，并且可以以大容量和高集成密度被构成。另外，最近考虑使用NAND闪速存储器来取代硬盘驱动器(HDD)。

NAND闪速存储器是一种在写处理被执行之前需要擦除处理的半导体存储器。其使用寿命取决于重写操作的数量。NAND闪速存储器中的数据写/擦除操作将通过在基底与控制栅极之间施加高电压来对浮动栅极注入/释放电子。如果以上操作被执行很多次，则围绕浮动栅极的栅极氧化膜被降级(degrade)，并且注入到浮动栅极中的电子被抽出而破坏数据。也就是说，当重写操作的次数增加时，数据在被写入之后被保持的时间长度变短(保持特征被降级)。

另外，利用个人计算机等记录的数据具有时间局部性和区域局部性这两者(文献1：David A.Patterson和John L.Hennessy，“Computer Organization and Design:The Hardware/Software Interface”，Morgan Kaufmann出版，2004/8/31)。因此，如果当数据被记录时，数据项被按照被从外部指定的地址中的那样顺序地记录，则重写处理即擦除处理在短时间内被集中在指定区域中，并且因此擦除处理的数量变得很大程度上不均衡。

已知的是NAND闪速存储器的使用寿命还取决于擦除处理之间的间隔，并且，随着该间隔变得更长，保持特征变得更好，且使用寿命变得更长(文献2：Neal Mielke等，“Flash EEPROM Threshold Instabilities due to Charge Trapping During Program/Erase Cycling”，IEEE设备和材料可靠性学报，第4卷，第3号，2004年9月，第335-344页)。这还表明随着擦除间隔变得更短，保持特征变得降级，且使用寿命变得更短。

另外，已知的是即使在写操作被以短间隔执行时保持特征也被恢复，除非擦除处理被以对应的长时间段执行(文献3：Neal Mielke等，“Recovery Effects in the Distributed Cycling of Flash Memories”，第44年度国际可靠性物理讨论会，圣何塞，2006，第29-35页)。

发明内容

根据本发明的一方面，提供了一种存储器系统，包括：非易失性存储器，其包括作为数据擦除单元的多个块；测量单元，其测量每个块的数据被擦除的擦除时间；以及块控制器，其将至少提供自外部的数据写入被设置为空闲状态且擦除时间最老(oldest)的第一个块。

根据本发明的一方面，提供了一种存储器系统，包括：非易失性存储器，其包括作为数据擦除单元的多个块；测量单元，其测量每个块的数据被擦除的擦除时间；块控制器，其计算每个块的擦除计数，并且具有指示对于每个块的状态值、擦除时间和擦除计数之间的对应关系的块表，其中，所述状态值指示空闲状态和使用中状态中的一个；以及第一选择器，其基于所述块表的信息，在从擦除时间最老的块开始被设置为空闲状态的预设数量的块中，选择擦除计数最小的第一个块，其中，所述块控制器将至少提供自外部的数据写入所述第一个块。

根据本发明的一方面，提供了一种存储器系统，包括：非易失性存储器，其包括作为数据擦除单元的多个块；测量单元，其测量每个块的数据被擦除的擦除时间；块控制器，其计算每个块的擦除计数，并且具有指示对于每个块的状态值、擦除时间和擦除计数之间的对应关系的块表，其中，所述状态值指示空闲状态和使用中状态中的一个；以及第一选择器，其基于所述块表的信息，从擦除时间最老的块开始，在被设置为空闲状态的预设比例的块中选择擦除计数最小的第一个块，其中，所述块控制器将至少提供自外部的数据写入所述第一个块。