[发明专利]一种CMOS片上直流负电压产生电路

说明书

技术领域

本发明属于模拟/混合信号集成电路领域，具体涉及一种CMOS片上直流负电压产生电路。

背景技术

当今集成电路制造工艺—互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称CMOS)工艺，其衬底为P型半导体。为了实现器件间的有效隔离，CMOS集成电路芯片衬底接最低电位—地电位，采用正电源电压供电。

随着CMOS工艺特征尺寸向着深亚微米(90nm以下)方面发展，芯片供电电压越来越低，甚至低于1V。在如此低的电源电压下，传统的模拟电路结构(如运放、电流源等)将不能正常工作。因此，为了使传统的模拟电路结构在深亚微米CMOS芯片极低电源电压下也能正常工作，必须在芯片内部对电源电压进行扩展，产生高于电源电压或者低于地电位的电压—负电压。

图1为现有技术中用于CMOS芯片内部扩展电源电压的电路，该电路由一对交叉耦合的NMOS晶体管N1和N2、一对电容C1和C2、一对用于产生反相时钟的反相器INV1和INV2构成。其中晶体管N1的栅极连接晶体管N2的源极，晶体管N2的栅极连接晶体管N1的源极，晶体管N1和N2的漏极均连接至正电源电压VCC，晶体管N1和N2的衬底端接地；电容C1的上极板连接晶体管N1的源极，电容C2的上极板连接晶体管N2的源极，电容C1的下极板连接反相器INV1的输出端，电容C2的下极板连接反相器INV2的输出端；反相器INV1的输出端连接反相器INV2的输入端，输入时钟CLK经过反相器INV1和INV2后，在反相器INV1和INV2的输出端产生一对反相的时钟。反相器INV1和INV2的供电电压也为VCC，所以反相器INV1和INV2输出的反相时钟高电平为VCC，低电平为地电位。

图1所示电路在输入时钟信号CLK驱动下工作。在不损失一般性的前提下，假设在初始态，电容C1和C2的上极板处于正电源电压电位VCC。当输入时钟CLK由高电平变为低电平时，反相器INV1的输出由低电平变为高电平，由于电容器的电荷保持功能，电容C1上极板将被泵到2倍于正电源电压的电位；与此同时，反相器INV2的输出由高电平变为低电平，电容C2的上极板被拉到地电位。此时，由于NMOS晶体管N1的栅电位低于其源漏电位，将处于截止态；这样，电容C1的上极板将保持在2倍于正电源电压电位，直到下一次时钟变换来临。同时，NMOS晶体管N2的栅电位高于其源漏电位，并达到了NMOS晶体管的阈值电压，晶体管N2将导通，并对电容C2充电，直到电容C2的上极板电位达到正电源电压VCC。

经过半个时钟周期后，外部输入时钟信号CLK发生翻转，由低电平变为高电平，反相器INV1的输出由高电平变为低电平，电容C1上极板电位重新被拉回正电源电压VCC；与此同时，反相器INV2的输出由低电平变为高电平，电容C2的上极板电位被泵到2倍于正电源电压电位。此时，由于NMOS晶体管N2的栅电位低于其源漏电位，将处于截止态；这样，电容C2的上极板将保持在2倍于正电源电压电位，直到下一次时钟变换来临。同时，NMOS晶体管N1的栅电位高于其源漏电位，并达到了NMOS晶体管的阈值电压，晶体管N1将导通，并对电容C1充电，补充在工作过程中损失的电荷，使电容C1的上极板电位总是达到正电源电压VCC。这样，在时钟CLK的驱动下，NMOS晶体管N1和N2的源极电位交替地被泵到2倍于正电源电压的电位。

本发明的发明人经过研究发现，图1所示的电路虽然能实现芯片内部电压范围的扩展，但是它只能产生高于电源电压的正电压，并且只能产生脉冲电压；而模拟电路单元通常需要直流电压，且在某些情况下需要直流负电压，可是现有电路却不能提供。

发明内容

针对现有技术存在的技术问题，本发明提供一种CMOS片上直流负电压产生电路，该电路能够解决现有CMOS模拟/混合集成电路内部不能提供直流负电压的问题。

为了实现上述目的，本发明采用如下技术方案：

一种CMOS片上直流负电压产生电路，包括充电单元、时钟单元、电荷泵单元、输出单元和电荷存储单元；其中，

所述充电单元，用于向所述电荷泵单元充电；

所述时钟单元，用于向所述电荷泵单元提供所需时钟信号；

所述电荷泵单元，用于产生幅度大小等于正电源电压的负脉冲电压；

所述输出单元，用于把所述电荷泵单元产生的负脉冲电压转换成直流负电压，该直流负电压的大小等于正电源电压；