[发明专利]一种Multibus总线到ISA总线的读写操作转换电路

权利要求书

1.一种Multibus总线到ISA总线的读写操作转换电路，其特征在于，包括时钟分频与取沿电路、状态转移电路、时序处理电路、复位电路、中断电路；时钟分频与取沿电路接收系统时钟与系统复位信号，输出ISA总线时钟边沿信号到状态转移电路和时序处理电路，并输出ISA总线时钟到ISA总线，Multibus总线的核心部分Multibus三总线与状态转移电路和时序处理电路相连，Multibus总线中断信号与中断电路相连，状态转移电路输出时序控制信号到时序处理电路；ISA总线的核心部分ISA三总线与状态转移电路和时序处理电路相连，ISA总线中断信号与中断电路相连，复位电路接收Multibus总线复位信号和系统复位信号，输出总复位信号到状态转移电路和时序处理电路，并输出ISA总线复位信号到ISA总线，所述Multibus三总线分别为控制总线、地址总线、数据总线；

时钟分频与取沿电路对系统时钟进行分频得到ISA总线时钟，并对ISA总线时钟进行取沿操作，输出ISA总线时钟边沿信号给状态转移电路和时序处理电路使用；

状态转移电路采用系统时钟作为状态机的工作时钟，通过同步有限状态机进行状态转移处理，输出时序控制信号到时序处理电路；

时序处理电路根据状态转移电路提供的时序控制信号对Multibus三总线进行时序处理，实现Multibus三总线到ISA三总线的读写操作的时序转换；

中断电路从ISA总线接收ISA总线中断信号，输出Multibus总线中断信号至Multibus总线，实现中断信号的中转处理；

复位电路实现Multibus总线复位信号到ISA总线复位信号的转换，并提供状态转移电路和时序处理电路使用的总复位信号。

2.根据权利要求1所述的Multibus总线到ISA总线的读写操作转换电路，其特征在于：时钟分频与取沿电路的输入信号包括系统时钟sys_clk和系统复位sys_rst,时钟分频与取沿电路的输出信号包括ISA总线时钟isa_bclk、ISA总线时钟上升沿isa_bclk_pedge和ISA总线时钟下降沿isa_bclk_nedge，ISA总线时钟isa_bclk输出到ISA总线，ISA总线时钟上升沿isa_bclk_pedge和ISA总线时钟下降沿isa_bclk_nedge输出到状态转移电路和时序处理电路；

时钟分频与取沿电路包括第一加法器[A01]、第一D触发器[D01]、第一等于比较器[E01]、第二等于比较器[E02]；上述加法器的A输入端的信号值每变化一次，OUT输出端的信号值即变为A输入端的信号值加上B输入端的增量值；上述等于比较器的A输入端和B输入端相等时输出高电平，不相等输出低电平；第一加法器[A01]、第一D触发器[D01]的数据端、第一等于比较器[E01]的输入端、第二等于比较器[E02]的输入端均为2位宽度；

第一加法器[A01]的B输入端从高位到低位连接到电平状态2’b01，第一加法器[A01]的OUT输出端连接到第一D触发器[D01]的D输入端，第一D触发器[D01]的时钟端连接到系统时钟sys_clk，第一D触发器[D01]的CLR复位端连接到系统复位sys_rst，第一D触发器[D01]的Q输出端信号为clk_div_cnt，从高位到低位包括clk_div_cnt[1]、clk_div_cnt[0]，与第一加法器[A01]的A输入端、第一等于比较器[E01]的A输入端、第二等于比较器[E02]的A输入端的对应位相连，clk_div_cnt信号中的高位信号clk_div_cnt[1]即为ISA总线时钟isa_bclk，第一等于比较器[E01]的B输入端从高位到低位连接到电平状态2’b01，第一等于比较器[E01]的OUT输出端信号即为ISA总线时钟上升沿isa_bclk_pedge，第二等于比较器[E02]的B输入端从高位到低位连接到电平状态2’b11，第二等于比较器[E02]的OUT输出端信号即为ISA总线时钟下降沿isa_bclk_nedge。