[发明专利]静电防护电路、电光装置及电子设备

说明书

第一静电防护电路配备第一n型晶体管和第一p型晶体管，第二静电防护电路配备第二n型晶体管和第二p型晶体管中的至少一者，源与这些晶体管的栅连接，第一n型晶体管的栅与低电位电源配线VSS进行电连接，第一n型晶体管的漏与信号配线SL进行电连接，第一p型晶体管的栅与高电位电源配线VDD进行电连接，第一p型晶体管的漏与信号配线SL进行电连接，第二n型晶体管和第二p型晶体管中的至少一者的漏与低电位电源配线VSS或高电位电源配线VDD进行电连接。

技术领域

本发明涉及静电防护电路，安装有静电防护电路的电光装置，以及电子设备。

背景技术

作为电光装置的有源驱动型液晶装置具有调制光的像素、驱动像素的半导体电路(扫描线驱动电路、数据线驱动电路等)等。在该液晶装置中存在如下问题：即，构成像素、半导体电路等的晶体管会遭受静电导致的不可挽回的静电损害，并且抑制静电影响的静电对策很重要。例如，PTL 1提出一种配备有静电保护电路(静电防护电路)的液晶装置。

图16是PTL 1中描述的静电防护电路的电路图。如图16所示，PTL1中描述的静电防护电路500具有p型晶体管504和n型晶体管505。p型晶体管504的源和栅与高电位配线502连接并且被提供电位VH。n型晶体管505的源和栅与低电位配线503连接并且被提供电位VL，该电位VL是低于电位VH的电位。p型晶体管504的漏和n型晶体管505的漏与信号配线501连接。

在信号配线501的电位处于VL到VH的范围内的情况下，p型晶体管504和n型晶体管505处于关断状态，并且在没有来自信号配线501、高电位配线502或低电位配线503的电气干扰的情况下，液晶装置正常工作。当信号配线501的电位因静电而处于VL到VH的范围之外时，p型晶体管504和n型晶体管505中的一者处于接通状态(导通状态)。例如，当信号配线501的电位因静电而大于VH时，p型晶体管504处于接通状态。当信号配线501的电位因静电而低于VL时，n型晶体管505处于接通状态。在此方式中，当信号配线501的电位因静电而变化时，高电位配线502和低电位配线503中的一者处于导通状态，信号配线501也是如此。然后，因静电而被施加到信号配线501上的电荷被分布(释放)到高电位配线502或低电位配线503中处于导通状态的任一者，并且因静电而导致的信号配线501的电位变化减小。由于因静电而导致的信号配线501的电位变化减小，因此与信号配线501连接的半导体电路难以遭受不可挽回的静电损害(例如，静电击穿)。

引用列表

专利文献

PTL 1：JP-A-2006-18165

发明内容

技术问题

如上所述，PTL 1中描述的液晶装置具有静电防护电路500，该电路将因静电而被施加到信号配线501上的电荷释放到高电位配线502或低电位配线503中的任一者。

但是，在静电导致的电荷被施加到上述静电防护电路500中的高电位配线502或低电位配线503中的任一者的情况下，难以释放电荷。出于该原因，当静电导致的电荷被施加到高电位配线502时，高电位配线502的电位发生变化，并且存在与高电位配线502电连接的晶体管(例如，p型晶体管504)会遭受不可挽回的静电损害的问题。当静电导致的电荷被施加到低电位配线503时，低电位配线503的电位发生变化，并且存在与低电位配线503电连接的晶体管(例如，n型晶体管505)会遭受不可挽回的静电损害的问题。

通过此方式，在PTL 1中描述的液晶装置中，存在如下问题：即，难以抑制静电对高电位配线502或低电位配线503的影响。

问题的解决方案

做出本发明是为了解决上述问题中的至少一部分，并且可以通过下面的形式或应用实例来实现。