[发明专利]逻辑运算装置

说明书

提供一种逻辑运算装置，该逻辑运算装置能够以较小规模的电路结构在较短时间内进行运算处理。一种逻辑运算装置，包括存储器设备(12)，该存储器设备(12)接收N(N为大于等于2的整数)比特长度的位串的输入，在所输入的该位串所表示的地址中存储查找表，其中，该查找表是保存多比特长度的数据而成，该多比特长度的数据的一部分包含表示所输入的该位串所包含的各比特间的逻辑运算结果的比特，该逻辑运算装置访问存储器设备(12)，输出在所接收的位串所表示的地址中保存的数据所包含的比特。

技术领域

本发明涉及一种进行包含在所输入的位串中的比特间的逻辑运算的逻辑运算装置。

背景技术

伴随着信息处理技术、信息通信技术的发展和普及，要求更高速且更大容量的信息处理技术。例如近年来，在信息处理时的纠错处理中要求能够进行更多比特长度的数据的纠错。

在进行该纠错时，由于进行输入比特的奇偶校验等，需要求出所输入的比特间的异或(XOR或者EOR)。以往，与多比特长度的数据有关的异或的运算装置是将2输入异或电路进行组合而构成。例如，图11示出计算32比特长度的异或的逻辑运算装置的例子。

如图11所例示，计算该32比特长度的异或的逻辑运算装置包括四个8输入异或电路100以及三个2输入异或电路200。另外，8输入异或电路100的内部包括七个2输入异或电路200。

此外，非专利文献1中公开了多输入(3输入)的异或门的例子。

非专利文献1：inet：“74LVC1G3863-input EXCLUSIVE-OR gate”、[online]、2007年9月3日、[日本平成25年7月16日检索]、因特网<URL:http://www.jp.nxp.com/documents/data_sheet/74LVC1G386.pdf>

发明内容

发明要解决的问题

然而，近年来越来越要求进行多比特长度的数据处理，存在如下问题：由于2输入异或电路的组合而电路规模变大，另外由于构成多级门导致运算处理时间也变长。

本发明是鉴于上述实际情况而完成的，其目的之一在于提供一种即使是多比特长度的数据也能够以较小规模的电路结构在较短时间内进行运算处理的逻辑运算装置。

用于解决问题的方案

用于解决上述以往例的问题的本发明是一种逻辑运算装置，包括：存储器设备，其接收N(N为大于等于2的整数)比特长度的位串的输入，在所输入的所述位串所表示的地址中存储查找表，其中，该查找表是保存多比特长度的数据而成的，该多比特长度的数据的一部分包含表示所输入的该位串所包含的各比特间的逻辑运算结果的比特；以及输出单元，其访问所述存储器设备，输出在所接收的所述位串所表示的地址中保存的数据所包含的比特。

发明的效果

根据本发明，能够以较小的电路结构在较短时间内进行运算处理。

附图说明

图1是表示本发明的实施方式所涉及的逻辑运算装置的结构例的框图。

图2是表示本发明的实施方式所涉及的逻辑运算装置所具备的查找表的内容例的说明图。

图3是表示本发明的实施方式所涉及的逻辑运算装置所具备的查找表的另一个内容例的说明图。

图4是表示本发明的实施方式的另一个例子所涉及的逻辑运算装置的结构例的框图。

图5是表示本发明的实施方式的再一个例子所涉及的逻辑运算装置的结构例的框图。