[发明专利]用于自动检验从膜框中正确移除晶粒的系统和方法

说明书

技术领域

本发明总的来说涉及一种系统和方法，用于在晶粒分拣操作过程中检验是否已经正确地将膜框携带的晶粒从膜框中移除，晶粒由固定在膜框上的晶圆提供。

背景技术

半导体元件制造涉及多种类型的工艺，总的来说将这些工艺分为前端工艺和后端工艺。前端工艺包括由裸半导体晶圆制造多层半导体器件，从而在晶圆上形成元件或晶粒阵列，其中每一晶粒对应不同的半导体元件(例如，用于集成到集成电路块中的集成电路芯片)。前端工艺后，晶圆需要经过后端工艺，后端工艺包括对制成半导体晶粒进行电气测试，以判断制成晶粒在电气上是好的还是坏的；并且根据预设的测试标准对制成晶粒进行外观检验。

制成晶圆图

对于每一晶圆，在前端工艺的初始阶段，创建“制程图”或“制成晶圆图”(PW图，processed wafer map)。PW图为数字数据集，根据前端工艺和后端工艺的电气测试结果和外观检验结果，记录哪个晶圆晶粒是好的，哪个晶圆晶粒是有缺陷的。

通常，晶圆是圆形的。在制造时，位于晶圆边缘或者晶圆最外面边界上的晶粒通常是不可用的。相应地，PW图通常存储有用于或定义晶圆总的内部区域或有效区域或有效晶粒区域的信息，在晶圆的有效晶粒区域内制造制成晶粒，其中有效区域的跨度通常小于晶圆总的表面区域。有效区域内的晶粒可被称为有效晶粒；有效区域外的晶粒可被称为未经加工的晶粒、虚拟晶粒或镜像晶粒，所述镜像晶粒具有镜子式的可反射的未加工表面。在许多情况下，PW图包括的数据集主要地仅与晶圆有效区域内的晶粒有关，PW图还包括一些虚拟或镜像晶粒有关的信息，用于确定一个或多个参考晶粒位置或对一个或多个参考晶粒位置进行配对检查。因此，晶圆的PW图并没有示出或完全映射至物理晶圆上的每个栅格位置，而是示出整个晶圆的子集，与晶圆有效区域完全或基本对应，在晶圆有效区域内制造晶粒20。每一晶圆都携带有相关物理晶圆识别符(ID)，例如条码，并且将每一晶圆的PW图与物理晶圆ID数字化地关联。在前端和后端工艺过程中，晶圆的PW图一直“伴随”着晶圆，在晶圆上执行每一电气测试和外观检验时基于实时基础对晶圆PW图进行更新。在PW图里，用特定的不同的代码更新每一有效区域晶粒位置对应的数据域，该代码描述了对应的晶粒20在电气上是好的或坏的，以及在外观上是好的或是有缺陷的。

图1为一种典型类型的现有半导体器件制造系统100的特定部分的框图，指向后端半导体制造工艺的各个方面，如下面所述。

第一外观检验

提供的第一外观检验系统、设备或模块102包括至少一个图像采集系统，用于在晶圆上执行第一外观检验，以识别晶圆中具有由于不正确构成而导致的物理缺陷、表面缺陷或不具有不正确尺寸的晶粒。

焊锡及第二外观检验

对于各种类型的元件，在进行第一外观检验之后，晶圆需经历一次焊锡过程，焊锡过程中在晶圆晶粒的预定位置上设置或凸设焊盘。“焊锡后”第二外观检验模块104用于对晶圆晶粒的外观进行检验以估测晶粒上的焊球的位置和平面度，并识别出具有平面度及尺寸不在预定范围内的焊球的晶粒。

在第一和第二外观检验过程中，若晶粒被鉴定为外观可接受的，则第一及/或第二外观检验模块102、104根据晶圆上的晶粒位置，在PW图中写入外观通过代码。对于具有特定类型的外观缺陷的晶粒，则第一外观检验模块102及/或第二外观检验模块104在PW图中写入相应的外观拒绝代码。

第一部分切割

焊锡后第二外观检验之后，通过胶膜或粘性膜将晶圆固定在膜框上，并提供至第一切割系统、设备或模块106，于是对晶圆进行部分或第一切割，包括沿着晶圆上的x-y栅格线将晶圆上的晶粒进行物理分割，以使每个晶粒之间存在物理间隙，因此各个晶粒之间基本上是完全电气隔离的。由于部分切割，晶圆没有完全地被切断，因此晶圆下面的部分仍然承载晶粒。

电气测试

部分切割之后，将晶圆转移到电气测试系统、设备或模块108，在晶圆晶粒上执行一组电气测试，诸如通过晶圆探测针。对于每一晶粒，电气测试模块108会将对应的电气测试通过或失败代码以及晶粒电气测试结果记录到PW图中。

最终切割