[发明专利]持久存储器中数据的观察

说明书

用于可靠地使用数据存储介质的系统和方法。多个处理器被配置为访问持久存储器。对于对应于来自第一处理器的对持久存储器的写访问请求的给定数据块，高速缓存控制器阻止对关联的高速缓存中该给定数据块的拷贝的任何读访问。在检测到还未接收到给定数据块存储在持久存储器中的确认时，高速缓存控制器阻止任何读访问。在接收到确认之前，高速缓存控制器都只对第一处理器中最初发送写访问请求的线程允许对关联的高速缓存中给定数据块的拷贝的写访问。高速缓存控制器使该关联的高速缓存之下的任何高速缓存级中给定数据块的任何拷贝失效。

技术领域

本发明涉及计算系统，并且更具体而言，涉及可靠地使用数据存储介质。

背景技术

各种产品既使用通用处理器又使用特定于应用的处理器。这些产品的例子包括台式计算机、服务器、蜂窝电话或智能电话、平板计算机、个人数字助理(PDA)设备，可以包括用于医疗应用、汽车应用、家庭影院应用的嵌入式处理器的装备和设备，等等。通用处理器在处理软件应用中所包括的算法和方法期间访问用于数据和指令的主存储器。类似地，特定于应用的处理器访问主存储器。特定于应用的处理器可以包括单指令多数据(SIMD)处理器、专用集成电路(ASIC)、数字信号处理芯片(DSP)，等等。

主存储器可以被一个或多个处理器访问。数据可以以持久的方式被存储。当电力被除去时，持久数据仍然被存储。当电力恢复后，持久数据可以被一个或多个处理器访问并再次使用。但是，以非持久方式存储的数据在电力被除去时丢失并且在电力恢复时不可用。

以持久方式存储的数据存储在非易失性数据存储介质上，诸如硬盘驱动器(HDD)、固态驱动器(SSD)及闪存存储器。这些类型的存储介质利用大的、速度慢的数据传输，这增加了访问时间并降低了性能。因此，存储器层次结构被用来在多级易失性存储器中临时缓冲数据，其中易失性存储器利用比非易失性存储器相对更小和更快的数据传输。易失性存储器的类型包括一级或多级高速缓存和动态随机存取存储器(DRAM)。

被用作持久存储器的其它类型的非易失性数据存储介质包括相变存储器(PCM)、自旋力矩转移RAM以及忆阻器。这些类型的数据存储介质也使用比HDD、SDD和闪存非易失性存储器相对更小和更快的数据传输。这种类型的持久存储器可以与DRAM并排放在印制电路板、印制电路卡或硅管芯上。这种类型的持久存储器可以对一个或多个处理器可用，每个处理器执行一个或多个线程。

用于从第一线程到持久存储器，诸如PCM，的第一存储(写)操作的存储数据可由其它线程观察。所述其它线程可以在相同的处理器上和在任何其它处理器上。有可能同一处理器上或不同处理器上的第二线程读取存储数据、基于该存储数据更新另一变量，并通过向持久存储器发送第二存储操作来强制更新后的变量被持久化。第二存储操作可以在第一存储操作完成之前完成并导致更新后的变量在来自第一线程的存储数据被持久化之前持久化。之后，由于来自第一线程的存储数据还没有持久化，因此电源故障或系统复位将由于不一致的数据被存储在持久存储器中而导致数据损坏。

鉴于上述情况，用于可靠地使用数据存储介质的方法和机制是期望的。

发明内容

构想到用于可靠地使用数据存储介质的系统和方法。在一种实施例中，一种计算系统包括用于生成存储器访问请求的多个源。源可以包括处理器中的多个线程。此外，源可以包括多个处理器。系统中的一个或多个处理器被耦合到持久存储器。这一个或多个处理器经由一级或多级高速缓存发送对持久存储器的读和写访问请求。

对于对应于对持久存储器的写访问请求的给定数据块，高速缓存控制器阻止对关联的高速缓存中该给定数据块的拷贝的任何读访问。高速缓存控制器可以在检测到还未接收到给定数据块存储在持久存储器中的确认时阻止任何读访问。高速缓存控制器和关联的高速缓存可以处于高速缓存存储器子系统的选定级别。选定级别的例子包括由多个处理器共享的高速缓存级或者共享高速缓存级的前一级。