[发明专利]氮化镓器件和集成电路中的隔离结构

说明书

一种集成半导体器件包括基板层、配置在基板层上的缓冲层、配置在缓冲层上的氮化镓层和配置在氮化镓层上的阻挡层。另外，用于多个晶体管器件的多个欧姆接触是形成在阻挡层上。具体地，用于第一晶体管器件的多个第一欧姆接触是形成在阻挡层的表面的第一部分上，而用于第二晶体管器件的多个第二欧姆接触是形成在阻挡层的表面的第二部分上。

技术领域

本发明涉及氮化镓器件和集成电路的领域。特别是，本发明涉及用于隔离集成半导体器件中的电子器件的方法和结构。

背景技术

氮化镓(GaN)半导体器件，因为它们在高频率切换、能够传达大电流并支持高电压的能力而越来越可取。这些器件的发展已普遍被瞄准在高功率/高频率应用。制造用于这些类型的应用的器件是基于展示高电子迁移率和被不同地称为异质结场效应晶体管(HFET)、或高电子迁移率晶体管(HEMT)、或调制掺杂场效应晶体管(MODFET)的一般器件结构。这些类型的器件通常能够承受高电压，例如30V至2000V且同时操作在高频率，例如100kHZ-100GHz。

GaN HEMT器件包括具有至少二氮化物层的氮化物半导体。形成在半导体或缓冲层上的不同材料产生具有不同带隙的层。在相邻氮化层中的不同材料也产生极化，其有助于两层的交界处附近的导电性二维电子气(2DEG)区域，特别是在具有较窄带隙的层。

产生极化的氮化物层典型地包括相邻于GaN的层的AlGaN的阻挡层，以包括2DEG，其允许电荷流过器件。此阻挡层可被掺杂或不掺杂。因为在栅极处于零栅极偏压下存在2DEG区域，因此大多数氮化物器件通常在常导通上或是耗尽模式器件。如果在栅极处于零施加栅极偏压下，2DEG区域被耗尽(即，被移除)，器件可以是增强型器件。增强型器件是常闭以及因为它们提供添加的安全性且因为它们更容易简单控制并成本低的驱动器电路而令人满意的。增强型器件需要在栅级施加正偏压，以传导电流。

由多个器件组成的集成电路(ICs)，其是彼此相邻设置。如果没有电性隔离，这些器件将彼此相互作用，其阻止ICs，不让正确地工作。

图1a和1b示出具有两个器件10和20以及配置于其之间隔离区域30a、30b的常规集成电路的示例。隔离区域30a、30b提供来有意地移除2DEG，以最小化寄生电容。如图所示，器件10包括漏极11、栅极12和源极13。同样地，器件20包括漏极21、栅极22和源极23。隔离区域30a、30b电性地分离器件10和20，使得器件10的源极13和器件20的源极23将处于不同电位。

对于常规制造方法，隔离区域30a、30b是通过由如图1a所示的蚀刻来移除导电层或通过由如图1b所示的离子注入来将导电层转换成隔离层而形成。如图进一步所示，隔离区域30a、30b是通过L_ISO的空间来分离。在以氮化镓(GaN)为基础的材料中，隔离击穿电压可以和具有每μm 的L_ISO成比例。

隔离结构是通常以如图2a和2b所示的专用掩膜来制造。在图2a中，通常使用C12-为基础、BC13-为基础或氩-为基础的等离子体，隔离蚀刻来建立隔离区域50c。在图2b中，隔离注入种类典型地是铁(Fe)、镁(Mg)、氧(O)或氮(N)。在以蚀刻或离子注入来制造隔离区域50c、50d，专用隔离掩膜是使用来在晶圆的上面形成图案化光阻40。隔离区域50c、50d是暴露的，而器件10和器件20的器件区域是以光阻40来覆盖。

制造隔离结构的现有方法遭受许多缺点的困扰，包括：(1)需要具有增加成本的关联工艺步骤的专用掩膜；(2)通过蚀刻的隔离，其可能导致具有沟泄漏电流的蚀刻表面；及(3)通过离子注入的隔离，其中隔离区域的电阻率可以在高温处理之后被降低。

因此，将令人满意的是提供用于制造隔离结构的工艺，其不需要导致具有减少泄漏电流的结构的专用掩膜并且不会遭受隔离区域的电阻退化的困扰。

发明内容